完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 李永立 | en_US |
dc.contributor.author | Li, Yong-Li | en_US |
dc.contributor.author | 陳正 | en_US |
dc.contributor.author | CHEN, ZHENG | en_US |
dc.date.accessioned | 2014-12-12T02:02:35Z | - |
dc.date.available | 2014-12-12T02:02:35Z | - |
dc.date.issued | 1982 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT714241002 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/51690 | - |
dc.description.abstract | 由於PLA線路在VLSI系統之設計上有很多的優點,因此在本篇論文中將設計與 建立一套用來輔助設計PLA線路的系統:PLAMG。PLAMG大致分成四個部 分(一)布林函數前處理器:使用者可以很方便的以布林方程式來描述邏輯線路。( 二)積項(PRODUCT TERM)簡化器:簡化PLA之積項,使得PLA的面積能夠減小 ,(三)行折疊(COLUMN FOLDING)器:分別對PLA的輸入變數與輸出變數做行折 疊以減少PLA的面積。(四)PLA產生器:把化簡後的PLA線路發生CIF檔 案以供佈線(LAYOUT)使用。 目PLAMG前已建於交大VAX-11╱780UNIX作業系統下,它不但能提 供學校VLSI內課程教學研究的工具,亦可以供給電子工業設計發展使用,是一個 很方便的計算機輔助設計工具。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | VLSI系統 | zh_TW |
dc.subject | 產生器 | zh_TW |
dc.subject | 大型記憶積體電路 | zh_TW |
dc.subject | 布林函數 | zh_TW |
dc.subject | 積項簡化器 | zh_TW |
dc.subject | 行折疊器 | zh_TW |
dc.subject | CIF 檔案 | zh_TW |
dc.subject | 電腦 | zh_TW |
dc.subject | 資訊科學 | zh_TW |
dc.subject | VLSI | en_US |
dc.subject | PLAMG | en_US |
dc.subject | COLUMN-FOLDING | en_US |
dc.subject | COMPUTER | en_US |
dc.subject | INFORMATION | en_US |
dc.title | 為提供VLSI系統設計而設計建立之PLA 簡化器及產生器 | zh_TW |
dc.type | Thesis | en_US |
dc.contributor.department | 資訊科學與工程研究所 | zh_TW |
顯示於類別: | 畢業論文 |