Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 廖慶安 | en_US |
dc.contributor.author | Liao, Qing-An | en_US |
dc.contributor.author | 李崇仁 | en_US |
dc.contributor.author | 沈文仁 | en_US |
dc.contributor.author | Li, Chong-Ren | en_US |
dc.contributor.author | Shen, Wen-Ren | en_US |
dc.date.accessioned | 2014-12-12T02:02:38Z | - |
dc.date.available | 2014-12-12T02:02:38Z | - |
dc.date.issued | 1982 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT714428008 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/51728 | - |
dc.description.abstract | 本文主要目標為藉原SPICE-2 模擬程式為架構,研究改良此程式,以提高其模擬能力 。其中吾人摭取一般數位電路,所具結構稀疏,單向訊流及潛伏等特性,引進電路分 割技術及時間波形模擬觀念,以別於傳統時間增量模擬技術。 改良型SPICE-2P在原SPICE-2 程式中加入一子程式,其功能將為前一級子電路之輸出 波形儲存,並且自動傳遞至一一級電路,以為其輸入;故它容許將大電路分割為子電 路,再依序模擬分析結果。許多例子證實大此模擬方程式不論在節約模擬時間或儲存 記憶都有顯著改善。再依序模擬分析次級子電路之負載效應,在模擬波形準確性,更 可得滿意結果。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | 模擬程式 | zh_TW |
dc.subject | 數位電路 | zh_TW |
dc.subject | 電路 | zh_TW |
dc.subject | 電路分割技術 | zh_TW |
dc.subject | 時間波形模擬 | zh_TW |
dc.subject | 電子工程 | zh_TW |
dc.subject | SPICE-2 | en_US |
dc.subject | SPICE-2P | en_US |
dc.subject | ELECTRONIC-ENGINEERING | en_US |
dc.title | 改良型SPICE-2 模擬程式 | zh_TW |
dc.type | Thesis | en_US |
dc.contributor.department | 電子研究所 | zh_TW |
Appears in Collections: | Thesis |