林格──一個專為金氧半數位積體電路設計的邏輯/ 時序模擬器

Abstract

在VAX11/780UNIX 系統，我們用Ｃ語言編寫設計一個邏輯╱時序模擬器一林格。 一個靜態和兩個動態通道電阻被用來模型化金氧半電晶體，同時在等效電容的計算上 考慮導線的寄生負載效應，如此我們得到一個能較精確模擬大型線路的時序延遲特性 而僅需較少的計算機執行時間的模擬器。在程式□我們用結構式描述器的資料結構， 同時考慮電荷的共用性來增進模擬的功能。 在超大型積體電路設計上，林格模擬器可和電路層模擬器配合使用。林格模擬可提供 邏輯功能模擬與初步的時序延遲特性模擬，對於臨界路徑或有興趣的部份電路再作較 精確的電路層模擬，以收互補之效。