具共時偵錯能力之 VLSI 陣列處理器之設計

Full metadata record

DC Field	Value	Language
dc.contributor.author	劉啟民	en_US
dc.contributor.author	LIU, GI-MIN	en_US
dc.contributor.author	任建葳	en_US
dc.contributor.author	REN, JIAN-WEI	en_US
dc.date.accessioned	2014-12-12T02:04:25Z	-
dc.date.available	2014-12-12T02:04:25Z	-
dc.date.issued	1986	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#NT752430032	en_US
dc.identifier.uri	http://hdl.handle.net/11536/52932	-
dc.description.abstract	在本論文中，我們將要對「邏輯基礎容錯」方式的矩陣運算作一研究並以這方式為基礎，提出一套系統化的方法來設計容錯式VLSI陣列處理器，這方法有以下三個特色：１•針對不同網路形態的高適應性２•電腦輔助設計的高可行性３•具容錯能力所需的低額外花費	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	共時偵錯能力	zh_TW
dc.subject	VLSI 陣列處理器	zh_TW
dc.subject	邏輯基礙容錯	zh_TW
dc.subject	網路	zh_TW
dc.subject	電腦輔助設計	zh_TW
dc.subject	容錯能力	zh_TW
dc.title	具共時偵錯能力之 VLSI 陣列處理器之設計	zh_TW
dc.type	Thesis	en_US
dc.contributor.department	電子研究所	zh_TW
Appears in Collections:	Thesis