邏輯陣列與矩陣乘算器之測試

Abstract

本論文研製之動機，是針對複雜的矩陣相乘處理系統，希望以最少的測試向量，達成 驗證之目的。我們的方法是考慮矩陣相乘系統的架構，它是由大的細胞（乘法陣列、 加法陣列）所組成，而大細胞又是由小細胞組成，即全加法器。要完全測試矩陣相乘 系統，就必須將每一個大細胞都測過，要測大細胞就必須將每一個小細胞都測過。所 以我們要完全測試矩陣相乘系統，就必須將每一個小細胞都測過。在此我們又提出一 個方法，對一由許多相同小細胞組成之大細胞的測試，我們輸入小細胞的真值表之後 ，能自動的填入適當的狀態值於真值表中以取代未用之狀態。使得此大細胞能以常數 的測試向量測之，不因為小細胞數目的增加而增加測試向量。若未達此目標，我們可 以加入簡單的測試線路以達如上述之結果。最後，我們對於如上述架構下的矩陣相乘 系統加入簡單的測試線路，以達到能分辨錯誤細胞之位置。