標題: 位元式內積器之設計及應用
作者: 黃文強
HUANG, WEN-QIANG
任建葳
REN, JIAN-WEI
電子研究所
關鍵字: 位元;內積器;超大型積體電路;積體電路;處理機
公開日期: 1988
摘要: 隨著超大型積體電路技術的發展,吾人可將眾多處理機建構成陣列組態,且將之置於 一個超大型積體電路中;系統操作速度加快,並利用演算法則所含之平行度使計算時 間減少. 在本論文中提出對位元式內積器的設計與應用.這個位元式內積器的設計方法是使用 相依圖形做為計算法的描述,利用標簽粘貼做為處理單元動作的控制,經由空間--時 間轉換法來得到位元式內積器的陣列.由於利用了內積演算法則本身所含之最大的平 行度,吾人得到最短的平均計算時間及最高的利用效率. 在這篇論文裡,同時也對二補數表示法的運算提出一個創新的方法.傳統方法中加上 修正項於最後結困的做法並不能解決所有的問.在此論文中,修正項被改成分配到每 一個乘法運算裡.所有的問題都可以被解決,而且控制的方式因此變得更為簡潔,同 時也可以輕易地複製及擴展. 這個位元式內積器的陣列能夠擴展到許多不同的應用上,例如矩陣與向量乘法,矩陣 與矩陣乘法,一維或二維的FIR 及IIR 濾波器.吾人所提之位元式內積器的陣列可以 藉增大規模來滿足對不同問題大小以及流出速度的要求. 為了建構此位元式內積器的陣列,吾人建立出三種不同類形的基本運算單元,複製並 結合這些基本單元,吾人完成位元式內積器陣列的設計工作,並完成整個線路的佈局 .時序偏斜(CLOCK SKEW)與功率消耗的問題也一並給予考慮.本論文所提出的是一 個完整的位元式處理器陣列的設計,同時證明它擁有良好的效能.
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT772430039
http://hdl.handle.net/11536/53906
顯示於類別:畢業論文