數位用戶回路中時序回復系統之實作--使用通道響應估計法

Abstract

本篇論文將討論我們所製作完成的（ISDN）U-界面中時序回復（timing recovery） 系統之硬體實作。這個時序回復系統是針對回音消除（ECM） 系統而設計，使用８０ K 之２BIQ 碼。基於簡化系統複雜度之考慮，我們使用了通道響應估計法（Channel Estimation Method）。 此法系使用接收端所接收到的訊號和此訊號經判別（ Decision）後，所得到的資料碼（data symbol） 來估計出通道的脈衝響應，並由此 脈衝響應的特性找出一個適當的時序函數（timing function） 做為時序判斷的依據 。由於此法使用統計觀點以得出接收訊號和時序函數的關係，因此使得相位誤差（ phase jitter）甚大。針對這個缺點，我們使用了一個序列回路濾波路（sequential loop filter） 以降低相位誤差。此外，為了提高系統效益，我們還使用了一個整形 濾波器（shaping filter）以降低等化器（DFE） 所無法消除的前方碼際干擾（pre- curcor ISI）對系統所造成的不良影響。 一個依據硬體狀況並結合時序回復和等化器而做的電腦模擬被用來驗證這個時序回復 系統的效益。在模擬中，我們使用了各種不同狀況的傳輸通道、加入從－１０dB到－ ３０dB等不同程度的雜訊，同時調整系統內部的各種參數以觀察其結果。經由這個電 腦模擬，我們證實了這個時序回復系統具有穩定，低相位誤差及可適用於各種不同狀 況之傳輸通道等特性。此外，實際硬體製作中所需的一些參數亦由此模擬中決定。 在硬體製作方面，整個時序回復系統包括：時序函數產生器、序列回路濾波器，相位 調整線路和測試用線路等，共使用了５顆１８００閘（gate）的LCA （Logic Cell Array）。 最後，一個即時測試（real time test）用來驗證這個硬體系統的功能及 效益。測試的結果證實了這個時序回復系統不但能確實的達成時序回復的功能，而且 具有極低的相位誤差（低於３％）。