RS碼快速解碼器之超大型積體線路設計

Abstract

本文根據改良后的步階解碼法, 而提出一個雙錯誤更正RS碼快速解碼器之超大型積體 線路設計。此解碼器平均只需n 個脈衝即可將一碼長為n 的接收碼解碼完成; 因此, 此解碼器可以和線上信號等速同步解碼。 本文亦提出一種可以在解碼速度和晶片面積之間作取舍的“分組”解碼器架構; 也就 是說, 在解碼速度要求高時, 可以使用較多的解碼單元提高解碼速度, 但是晶片面積 就會因此而增加。反之, 若是希望使用較小的晶片面積, 而較不在乎解碼速度的話, 那么, 可以只使用一個解碼單元, 而重複多次的錯誤測試, 亦可達成同樣的解碼要求 。因此, 在做設計時就有較大的彈性來適應各種不同的需求。 本解碼器所需要的所有控制信號脈衝均可由一內部信號脈衝, 以及來自線上的信號脈 衝組合而產生。在本文中共有兩種解碼器被提出來做為此種“分組”解碼器的設計範 例。他們分別是(255,251)RS 解碼器, 以及由其縮短而來的(32,28)RS 解碼器。透過 實際的設計過程, 我們可以很清楚地瞭解整個改良后的步階解碼法的操作程式。這些 解碼器在DAISY 工作站中模擬的結果顯示, 其工作頻率可達每秒一百萬位元組以上。 本文共分為六章: 第一章是對RS碼及其一般性的應用做概括性的介紹, 第二章是介紹 RS碼的基本性質, 第三章則是詳敘改良后的步階或解碼法在雙錯誤更正碼上的應用, 第四章是描述此解碼器中所有模組內的詳細線路, 第五章則是分析比較此解碼器的功 能表現, 最后一章是簡單的結論。