高速率數位用戶迴路中平衡電路之設計及最佳化

Abstract

在未來的十年中，使用現存的用戶迴路(Subscriber Line) 做高速率數位資料傳輸 是必然的趨勢。高速率數位用戶迴路 (HDSL) 在CSA 長度範圍內，可以利用銅雙線 (Copper Wire Pairs) 完成低成本之T1傳輸服務。在一對銅雙線上同時做雙向傳輸 (Full-duplex Transmission)將會面臨一個嚴重的問題－回音(Echo)。回音的產生 是因為岔路器(Hybrid Circuit)中平衡電路(Balance Network) 的輸入阻抗無法和 用戶迴路的輸入阻抗完全匹配，使訊號從傳送器漏到同一端的接收器。回音消除器 (Echo Canceller)就是用來消除回音。但是它將會隨著傳輸速率的變高而變得更複 雜。 在本論文中嘗試設計幾種平衡電路，透過Simplex Algorithm 將其中各元件調整至 最佳的值。希望借由這些經過最佳化的平衡電路能夠降低回音消除器的複雜度，同 時也能夠避免使用高精確度的類比－數位轉換器(Analog to Digital Converter) 。如此一來，不但可以降低整個傳輸介面技術的困難度，也可以減少成本。此結果 經由程式模擬被印証為確實可行。本論文可當作將來更進一步設計平衡電路之參考 。