III-V異質接面元件電容電壓剖面模擬與分析

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	王世維	en_US
dc.contributor.author	WANG, SHI-WEI	en_US
dc.contributor.author	張國明	en_US
dc.contributor.author	ZHANG, GUO-MING	en_US
dc.date.accessioned	2014-12-12T02:09:28Z	-
dc.date.available	2014-12-12T02:09:28Z	-
dc.date.issued	1991	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#NT802430032	en_US
dc.identifier.uri	http://hdl.handle.net/11536/56064	-
dc.description.abstract	傳統上，電壓電容剖面(C-V profiling) 技術大多用來測量半導體之摻雜濃度 ( doping density) 。但亦可用於量測異質接面之能帶不連續(band discontinuity) 。本論文成功地發展出適用於ｎ型相同態(isotype) 異質接面的改良電容電壓剖面公式並用來獲得能帶不連續量。在另一方面，由於不同材料間的不相似，造成了介面陷阱(interface traps) 的存在。介面陷阱將會影響元件的特性。而電容電壓法正可以用來探索介面陷阱在不同狀態下的性質。	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	aIII-V異質	zh_TW
dc.subject	接面元件	zh_TW
dc.subject	電容電壓剖面模擬	zh_TW
dc.title	III-V異質接面元件電容電壓剖面模擬與分析	zh_TW
dc.title	Simulation and analysis of C-V profiling for III-V heterojunction devices	en_US
dc.type	Thesis	en_US
dc.contributor.department	電子研究所	zh_TW
顯示於類別：	畢業論文