Full metadata record
DC FieldValueLanguage
dc.contributor.author崔秉鉞en_US
dc.contributor.authorCui, Bing-Yueen_US
dc.contributor.author陳茂傑en_US
dc.contributor.authorChen, Mao-Jieen_US
dc.date.accessioned2014-12-12T02:10:02Z-
dc.date.available2014-12-12T02:10:02Z-
dc.date.issued1991en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT804430003en_US
dc.identifier.urihttp://hdl.handle.net/11536/56454-
dc.description.abstract本論文主旨在研究矽化鉑在積體電路應用上之基本材料性質及關鍵製程技術。吾人 首先探討鉑膜和矽基板反應生成矽化物之過程。當鉑膜厚度小於800 埃時,Pt□ Si□成為最早出現之矽化物。此現象可用「晶格部份匹配導致優選成長」加以解 釋。氧原子可抑制矽化鉑在高溫退火處理時之橫向成長。矽化鉑╱矽結構之高溫穩 定性則可藉由氟離子之植入而大幅提高至 800℃以上。吾人提出一「氟化-緩衝- 障蔽」模型以解釋此一現象。至於鉑╱二氧化矽結構在氮氣中升溫至1000℃仍無化 學反應發生。然而熱應力使二氧化矽╱矽介面能態增加,且微量溶入二氧化矽之鉑 原子造成崩潰電場及崩潰電荷大幅降低。因此,在矽化鉑自動對準製程上,仍必須 採用兩階段退火方式處理。 依據上述結果,吾人利用離子植入鉑膜或矽化鉑膜之技術,製成特性極為優越之 p﹢n及n﹢p淺接面。離子植入後之驅入及活化可在 800℃以下完成,接面深度小於 0.1 微米,五伏特時之逆向電流低於 0.5 nA/cm□。論文中並詳盡討論了逆向電流 之成因。為測得準確之接觸阻抗,吾人發展出一簡化之自動對準凱爾文結構。前述 淺接面之接觸阻抗大多低於1μΩ-cm□,符合未來對小面積歐姆接觸之要求。 吾人利用三維數值模擬檢驗平面凱爾文結構在測量「下沈式接觸」之接觸阻抗之準 確程度,首度發現測量值可能高於或低於實際值,此取決於結構及製程參數。依據 數值模擬結果,吾人提出兩種「上昇式自動對準凱爾文結構」以獲得更準確之接觸 阻抗。論文並對自動對準金屬矽化源極╱汲極結構之阻抗問題進行二維及三維模擬 分析。傳統之自動對準金屬矽化源極╱汲極結構屬於「下沈式接觸」,在接面深度 小於0.1 微米時,會使1微米寬之元件阻抗增加數百歐姆。在「表面式接觸」技術 發展成熟之前,消耗矽基板最少之金屬矽化物-矽化鉑-將是最佳之接觸材料。 論文最後討論所提出之氟化穩定技術及低溫淺接面製程與未來次半微米製程之相容 度。吾人確信在未來次半微米領域,矽化鉑將是最適合之金屬矽化物。zh_TW
dc.language.isozh_TWen_US
dc.subject矽化鉑zh_TW
dc.subject積體電路zh_TW
dc.subject應用技術zh_TW
dc.subject退火處理zh_TW
dc.subject氧化層zh_TW
dc.subject針孔zh_TW
dc.subject蕭特基位障 PMOSzh_TW
dc.subject電流驅動能力zh_TW
dc.subject汲極漏電流zh_TW
dc.subject電子工程zh_TW
dc.subjectSchottky Barrier PMOSen_US
dc.subjectELECTRONIC-ENGINEERINGen_US
dc.title矽化鉑在積體電路應用上之材料性質與製程技術zh_TW
dc.titleMaterial properties and process technologies of platinum silicide relevant to VLSI applicationsen_US
dc.typeThesisen_US
dc.contributor.department電子研究所zh_TW
Appears in Collections:Thesis