砷化鎵金半場效電晶體電路旁閘效應之數值研究

Abstract

旁閘效應是阻礙砷化鎵積體電路高密度化、多功能化廣泛應用的關鍵性問題。此效 應可造成相鄰場效電晶體(FET) 之間的干擾或串訊，進而嚴重影響電路的效能和良 率。此效應與材料、製程、電路佈局、溫度、以及照光條件都有關。以往被提出來 解釋旁閘效應的一些模型，大多以實驗結果為基礎，但是卻都無法對所有旁閘效應 的特徵現象提供一致性的解釋。數值模擬分析應是研究此問題的最佳方法。然而由 於此問題牽涉的空間與時間範圍甚大，對數值模擬的效率要求也相對提高許多。 在本計劃中，我們首度成功地針對實際的旁閘結構，以二維的穩態及暫態數值分析 來釐清砷化鎵金半場效電晶體的旁閘效應，並對其相關因素和抑制的方法一一深入 探討。所有的模擬結果與實驗所觀察到的現象都相當吻合，一個可以完整解釋旁閘 效應所有表徵的模型從而得以建立。 本研究的主要發現及貢獻可大致敘述如下： 一般認為旁閘效應主要是因為由旁閘注入的電子填滿基板中的電子陷阱使FET 與旁 閘之間導通。從研究中我們發現：此機制所需的起始電壓較高，特性曲線亦與實驗 所得不符。常見的旁閘效應應該是由直接接觸半絕緣基板的肖特基金屬與旁閘之間 導通注入電洞所致。基板中少量的電洞陷阱也在此效應中扮演了不可或缺的角色。 所見的起始旁閘電壓對應於肖特基接觸與旁閘間的順向導通電壓。由肖特基接觸注 入的電洞在旁閘附近形成一個平電位的電洞累積區。隨著電流的增加，注入的電洞 可以藉助於基板中的電洞陷阱而散播至FET 端，FET 通道下方的電洞陷阱也因電洞 匱乏而釋出電洞，在通道下方造成帶負電的區域。如此一來，旁閘與FET 之間的電 位差便幾乎完全跨降於通道與基板的界面上，造成通道電流降低，此即一般觀察到 的旁閘效應。另一方面，我們模擬不同照光條件對旁閘效應的影響，結果顯示即使 直接接觸半絕緣基板的肖特基金屬可以經由適當的佈局與製程予以避免，只要基板 中存在足量的電洞陷阱，照光產生的電洞仍然可以引發旁閘效應，並將其起始旁閘 電壓提前至零。 起始電壓處的磁滯現象是由肖特基接觸附近電位受到FET 各極偏壓和旁閘效電壓之 間競爭優勢的消長所致；起始電流處的Ｓ型負微分電導則是由肖特基接觸的電流受 各相關電流之影響所引起。至於以肖特基(Schottky)接觸遮蔽旁閘效應，其構想原 本是在於以加負電壓的肖特基接觸遮蔽由旁閘注入的電子。數值模擬的結果卻顯示 其原理事實上是加在肖特基接觸上的負電壓使其與FET 間的逆向偏壓提高，同時亦 降低了與旁閘之間的順向偏壓，因此提高了旁閘效應的起始電壓。 在溫度相關性方面，我們發現在高溫時深位陷阱傾向於釋出載子，可捕獲電子的電 子陷阱較多，可釋出電洞的電洞陷阱較少，因此雖然高溫時各漏電流和注入基板的 載子都增加，造成的旁閘效應卻較小。此外，各漏電流隨溫度升高而增加的速度不 同（以肖特基接觸與旁閘間的順向電流增加較緩慢）更提高了旁閘效應的起始電壓 。 在幾何位置的影響方面，我們比較肖特基接觸在不同位置時、FET 源汲極順序互調 、旁閘與FET 間距離改變時所得的旁閘效應特性曲線。結果正如我們的旁閘模型所 推測的，肖特基接觸位於FET 與旁閘之間旁閘效應最嚴重。實驗上發現旁閘正對著 FET 的通道時旁閘效應最嚴重，其原因正是如此。 在FET 與旁閘之間以離子轟擊法予以隔離是抑制旁閘效應常用的方法。我們分別探 討離子轟擊可能產生的電子陷阱、電洞陷阱、和載子復合中心對旁閘效應特性曲線 以及各漏電流的影響。模擬結果與實驗比較，發現一般隔離用的離子轟擊所造成的 電洞陷阱應該可以忽略；載子復合中心最能有效抑制旁閘效應；電子陷阱雖然可以 使起始旁閘電壓提高，但提高的量有限而且也使得旁閘效應發生前的旁閘漏電流跟 著升高許多，造成部份負面影響。 旁閘效應牽涉著深位陷阱捕獲╱釋出載子等緩慢的過程，因此穩態的分析可能不完 全適用於電路在高速運作中的情形。我們進一步以暫態分析不同基板條件（電子電 洞深位陷阱的相對濃度）下暫態旁閘反應中各時段的主導過程、電路中的負載電晶 體受旁閘效應的影響、以及量測分析旁閘效應時的要件。