使用切換型比較器完成之快閃式互補金氧半類比/數位轉換器的設計與分析

Abstract

本論文描述我們設計完成之快閃式類比╱數位轉換器，此類比╱數位轉換器係依標 準之DPDM CMOS 0.8 微米製程技術來設計，且經過HSPICE模擬驗證符合八位元解析 度與每秒50百萬次取樣的要求，最後我們並將此類比╱數位轉換器完整地製成晶片 面積為1740乘1280微米平方的單一積體電路。對快閃式類比╱數位轉換器而言，其 工作速度及功率消耗取決於內部比較器的速度與功率，雖然切換式比較器相對於較 複雜的差動式比較器而言稱的上是一種天生省電型的比較器，但我們仍須盡量加大 其訊號對雜訊比以克服其易受雜訊干擾的缺點。正如預期一般，此工作可經由決定 出反相放大器、自動歸零電路、取樣開關等之內部電晶體及交流訊號耦合電容器的 理想尺寸克服完成。