低電壓電源之ＣＭＯＳ高電壓產生器及其應用

Abstract

高電壓產生器在以往多被廣泛地應用在 EEPROM 中，但近年來由於可攜式 混合訊號系統之迅速發展，低電壓電源及低功率消耗已成為電路設計上的 一大趨勢，尤其當電源電壓下降到某一程度時（如 1.2V ），將導致電路 中當成類比開關的ＭＯＳ電晶體無法正常動作，為了解決此一問題，高電 壓產生器的構建也就有其必要性了。傳統之 CMOS 高電壓產生器，因受到 電晶體本身之臨界電壓的影響，無法在較少的串接級數下，將電壓提升至 我們所需要的程度，特別是以積體電路的 N-well 製程來構建電路的時候 ，由於基體效應（ body effect）的原故，NMOS 的臨界電壓，將會隨著 充電電壓的增高而上升， 如此將使得最高可產生的電壓受到限制。為了 解決這個問題，一種目前廣為使用的四個相位時脈高電壓產生器遂因應而 生，但此種高電壓產生器不僅需要四個非重疊相位時脈來推動電路，而且 其電流負載能力並不十分理想。本論文對當今廣為應用的一些高電壓產生 器做特性分析，找出其缺點，並提出兩個新型的高電壓產生器架構，分別 適用於高、低不同的電壓電源。 此外，以這兩個高電壓產生器電路為基 礎，利用 0.8 微米互補式金氧半導體製程，我們提出了一個適於類比開 關應用的 1.2V 至 3.3V 高電壓產生器及一個用於電子式可抹去可程式唯 讀記憶體（ EEPROM ）的 3.3V 至 12V 及 6V 的高電壓產生器。 In conventional CMOS charge pumping circuits, the pumping high voltage is limited by MOS threshold voltage, so that it can not use less cascade stages to pull up a high voltage which we want to generate. Especially in CMOS N-well integrated circuits technology, the body effect will cause the NMOS threshold voltage following the pumping voltage to be lifted and then the highest pumping voltage will be limited. Therefore, a four-phase charge pumping circuit is invented to surmount this problem, but the current loading capability of this circuit is unfavorable and the driving clocks must have four-phase non-overlapped signals. Several conventional charge pumping circuits will be analyzed and two proposed charge pumping circuits which are adopted to low or high supply voltage will be presented in this thesis. Furthermore, based on the proposed charge pumping circuits, a 1.2V to 3.3V high voltage generator which is used in analog switch and a 3.3V to 12V and 6V high voltage generator which is applied to EEPROM is realized by 0.8um CMOS technology.