應用於 MPEG2 解碼器的記憶體管理單元設計

Abstract

MPEG標準的建立開始於1988年，其主要目的是針對於視頻及相關音頻信號 的應用訂定標準。建立標準的目的是為了降低實現硬體成本及解決相容性 的問題。現行的標準有兩個版本---MPEG1，已經有多方面應用的商業產品 ；MPEG2，已有數家公司（IBM，東芝，SGS-THOMSON）發展出晶片。雖然 其應用仍受制於其周邊硬體，但由於MPEG2標準所含括的應用範圍更廣， 更高的傳輸率及更高的解析度和畫質，將其以硬體實現已成為目前熱門研 究主題。在本論文中，我們提出一個記憶體管理單元（Memory Management Unit）設計，是針對及時解碼的MPEG1，MPEG2的視訊位元流 ，而且符合 CCIR 601所定義的解析度。在這個設計中，主要分析了MPEG2 的記憶體頻寬，並且找出一個可實現的匯流排仲裁方案（Bus Arbitration Scheme），來解決內部緩衝器和外部記憶體的I/O瓶頸。另 一個重要部份是關於外部記憶體存取的定址模式。另外我們也說明了電路 設計技巧和設計流程，這些使用了計算機輔助設計的工具，OPUS和 Synopsys。在設計流程中，我們簡單的介紹設計方法學以及如何驗證和最 佳化所設計的電路。在論文的最後討論了未來可能發展方向，例如加入一 些特殊功能或是如何升級至 HDTV的應用。 MPEG standard has been established since 1988 for coding of moving pictures and associated audio applications. The goal of establishing this standard is to reduce the implementation cost and solve the problem of compatibility. There are two current versions of MPEG standard -- MPEG1, commercial products have been used in many applications; MPEG2, several companies (IBM, Toshiba, SGS THOMSON) have produced MPEG2 chips. The hardware implementation of MPEG2 is a very popular topic for industry due to its wide range of applications, high bit rates, good resolutions and quality. In this thesis, we present MMU (memory management unit) design targeted to real-time decoding of MPEG1 and MPEG2 video bitstream at CCIR 601 resolution. In this design, we mainly analyze the memory bandwidth of MPEG2 and find a better bus arbitration scheme for solving I/O bottleneck between internal FIFOs and External DRAM. In the design flow, we briefly discuss the design methodology and verification approach of optimization of Verilog behavior description circuits. Finally we discuss the future works about some special functions and HDTV application.