Full metadata record
DC FieldValueLanguage
dc.contributor.author張正佶en_US
dc.contributor.authorZhang, Zheng-Jien_US
dc.contributor.author雷添福en_US
dc.contributor.authorLei, Tian-Fuen_US
dc.date.accessioned2014-12-12T02:16:27Z-
dc.date.available2014-12-12T02:16:27Z-
dc.date.issued1995en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT844430004en_US
dc.identifier.urihttp://hdl.handle.net/11536/61243-
dc.description.abstract本論文首先研究在各種沉積壓力下,以460℃熱分解來沉積非晶矽,並以其所製備之 複晶矽來研製低溫(≦600℃)薄膜電晶體。為了達到低溫薄膜電晶體的要求,我們使 用TEOS,以電漿輔助化學氣相沉積系統來沉積閘極氧化層。為了了解薄膜電晶體的特 性與沉積壓力之間的關係,我們對所沉積的複晶矽薄膜做進一步的材料分析。我們發 現明顯的氧雜質濃度差異是造成在越低的沉積壓力下有越差的特性表現之最主要因素 ,而並非受晶粒的大小以及表面的粗糙度所主控。由於較低的氧雜質濃度,所以100 毫托耳所沉積的元件在電漿鈍化後有最好的特性表現,其中包括場效移動率約68╱ Vsec、開╱關電流比可達5*以及漏電流低於1pA╱um。另外,我們進一步以缺陷密度 及活化能來探討電性。最後,關於以電漿處理來改善複晶矽薄膜電晶體的電特性,我 們發現,在N通道元件,予體摻雜效果阻礙了對最小電流進一步的改善。較大晶粒的 薄膜減少了晶界的效應,包 括減少了予體在晶界的析離以及晶界對帶電載子的捕捉,這都使得薄膜更易被雜質所 摻雜。zh_TW
dc.language.isozh_TWen_US
dc.subject電子工程zh_TW
dc.subject沉積壓力zh_TW
dc.subject低溫薄膜電晶體zh_TW
dc.subjectELECTRONIC-ENGINEERINGen_US
dc.titleFABRICTAION OF LOW TEMPERATURE(≦600℃)THIN-FILM TRANSISTORS WITH POLYSILICON FILMS GROWN BY LPCVD FROM GASzh_TW
dc.typeThesisen_US
dc.contributor.department電子研究所zh_TW
Appears in Collections:Thesis