微處理器的資料快取記憶體管理單元之架構分析及硬體描述語言之設計

Abstract

SA-110 是 32 位元多用途精簡指令集微處理機。 它含有16,384個位元組 指令高速緩衝記憶體、 16,384個位元組間接寫回式資料高速緩衝記憶體 、二個記憶體管理單元、二個頁次表暫存區、以及一個寫入緩衝器。 指 令記憶體管理單元負責指令擷取的動作； 而資料記憶體管理單元負責資 料存取的相關事宜。 頁次表暫存區可存放以節為單位、以大頁為單位、 或以小頁為單位的虛擬記憶體頁次表。 SA-110 適合於個人數位助理、掌 上型個人電腦、以及高階行動電話。在這篇論文中， 我們設計一個用虛 擬定址為架構的資料記憶體管理單元， 以及用Verilog 暫存器轉移層級 模型來發展此一單元。 資料記憶體管理單元使用二階段頁次表的資料結 構， 該單元利用一個專屬的頁次表暫存區來存放位址轉換時所需的資料 以加快資料存取的速度。 除此之外， 我們也設計了資料高速緩衝記憶體 與頁次表暫存區的管理電路， 此管理電路包括資料高速緩衝記憶體的清 除與備份以及頁次表暫存區的清除。 The SA-110 is a 32-bit general-purpose RISC microprocessor with a 16KB instruction cache(Icache), a 16KB write-back data cache( Dcache), two memory management units, and separate 32-entry translation lookaside buffers(ITLB and DTLB), an 8-entry write buffer, combined on a single chip. MMUs are implemented for the instruction (IMMU) and data (DMMU) streams. ITLB and DTLB can each map a segment, a large page, or a small page. The SA-110 is suitable for personal digital assistants (PDAs), handheld personal computers (HPCs) and advanced mobile phones.In this thesis, we implement a virtually addressed 16KB data cache memorymanagement unit (DMMU), and map it into Verilog Register Transfer Level(RTL) modules. The DMMU supports a conventional two-level page table structure ,and has a dedicated 32-entry DTLB to cache page table entries.Dcache functions and DTLB functions are also implemented. The former includes flushing Dcache and cleaning Dcache entries, the latter, flushing DTLB and flushing DTLB entries.