完整後設資料紀錄
DC 欄位語言
dc.contributor.author王智麟en_US
dc.contributor.authorWang,Chi-Linen_US
dc.contributor.author鄧清政en_US
dc.contributor.author唐佩忠en_US
dc.contributor.authorTeng,Ching-Chengen_US
dc.contributor.authorTang,Pei-Chongen_US
dc.date.accessioned2014-12-12T02:24:07Z-
dc.date.available2014-12-12T02:24:07Z-
dc.date.issued1999en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT880591004en_US
dc.identifier.urihttp://hdl.handle.net/11536/66233-
dc.description.abstract本論文旨在研製一三階式變頻驅動器,實現的方法為 : 以中心點鉗制法(Natural-Point-Clamp,NPC) 作為三階變頻器的架構,並以電壓空間向量的波寬調變(Pulse Wide Modulation,PWM)法則,作為此三階電壓源變頻器驅動系統之電壓命令。整個控制迴路是以德州儀器公司(TI)所發展的數位訊號處理器(TMS320F240)為核心,用以產生電壓命令驅動功率放大器,來進行實驗與驗證。文中首先對目前所有的高功率變頻器架構作詳細的介紹,其次對以已商品化的架構---中心點鉗制法(Natural-Point-Clamp,NPC) ,作為本文所使用的發展架構。三階變頻器的優點在於電壓的低頻諧波比傳統兩階變頻器要低,在相同功率輸出下,以三階變頻器為架構時,其每個功率元件的耐壓值可比兩階式變頻器低一半,以成本的觀念來看,以三階變頻器發展高功率馬達驅動器的成本要比兩階式變頻器低。最後在低功率的條件下,建構一套三階驅動實驗系統。由實驗結果知,其架構可非常容易推廣至高功率的工業應用上。zh_TW
dc.description.abstractThis thesis proposes the design and implementation of a 3-level inverter for motor drive application. The implementation method uses natural-point-clamp topology for the topology of 3-level inverter and uses space vector pulse width modulation (SVPWM) for the voltage command. The kernel of whole control loop is based on DSP (TMS320F240) developed by TI which output voltage command signal drive power stage. In this thesis, first, various topologies have been reported in detail for high power drive application in the recent literature. Second, the topology used in this thesis is the natural-point-clamp topology that has been commodity abroad recently. The advantages of 3-level inverter are low harmonic and low cost then conventional 2-level inverter. Final, under low power condition, we construct a 3-level inverter experiment system. From the experiment results, it can be easily extend to high power applications in industry. 英文摘要 2 誌謝 3 目錄 4 表列 7 圖列 8 第一章 緒論 13 1.1 研究動機與背景 13 1.2 研究目的 14 1.3 研究方法 15 1.4 論文架構 16 第二章 多階變頻器之架構 18 2.1 多階變頻器的基本觀念 19 2.2 Diode clamp multilevel 變頻器 21 2.3 Flying capacitor multilevel 變頻器 23 2.4 Cascade multilevel multilevel 變頻器 26 2.5 Hybride H-bridge multilevel 變頻器 28 2.6 Natural-point-clamped inverter 29 2.7 高功率變頻器各種架構之比較 30 2.7.1 各種架構所需元件數目的比較 30 2.7.2 各種架構的特性與優缺點 33 第三章 三階變頻器之空間向量波寬調變法 35 3.1 參考座標轉換 35 3.2 空間向量波寬調變原理 37 3.3 三階變頻器架構 41 3.4 三階變頻器之電壓空間向量各種切換狀態 42 3.4.1 單相3-level變頻器的電路架構 42 3.4.2 3階變頻器之空間向量及切換狀態 43 3.5 電壓空間向量之責任週期計算 45 3.5.1 區塊A之電壓空間向量責任週期計算 45 3.5.2 區塊B之電壓空間向量責任週期計算 46 3.5.3 區塊C之電壓空間向量責任週期計算 47 3.5.4 區塊D之電壓空間向量責任週期計算 49 3.5.5 電壓空間向量各個區塊之責任週期計算 50 3.6 電壓向量選擇順序 51 3.7 直流鏈電壓平衡分析 56 第四章 實驗系統 61 4.1 DSP功能介紹 61 4.1.1 數位訊號處理器TMS320F240 61 4.1.2 定點運算(Q格式) 64 4.2 實驗系統硬體簡介 67 4.2.1 系統方塊 67 4.2.2 DSP數位控制板 68 4.2.3 閘極驅動板 70 4.2.4 Deadtime硬體電路 72 4.3 軟體實現 73 4.3.1 DSP(TMS320F240) PWM產生原理 73 4.3.2 軟體流程 75 4.3.3 軟體實現 77 第五章 模擬與實驗結果 79 5.1 相電壓波形與線電壓波形的實驗分析 79 5.2 理想狀況下的實驗分析 81 5.3 實際狀況下的實驗分析 86 5.4 線電流頻譜分析 95 第六章 結論 97en_US
dc.language.isozh_TWen_US
dc.subject三階變頻器zh_TW
dc.subject中心點鉗制法zh_TW
dc.subject高功率變頻器zh_TW
dc.subject電壓空間向量波寬調變法zh_TW
dc.subject波寬調變法zh_TW
dc.subject數位訊號處理器zh_TW
dc.subject3-level Inverteren_US
dc.subjectNPCen_US
dc.subjectNatural-Point-Clampen_US
dc.subjectHigh Power Inverteren_US
dc.subjectSVPWMen_US
dc.subjectPWMen_US
dc.subjectDSPen_US
dc.title以DSP為基礎三階變頻器之研製zh_TW
dc.titleDesign and Implementation of a DSP-Based 3-level Inverteren_US
dc.typeThesisen_US
dc.contributor.department電控工程研究所zh_TW
顯示於類別:畢業論文