標題: | 影像處理卡之設計與製作及其在即時影像追蹤控制之應用 Development of an Image Processing Card and its Application to Real-Time Image Tracking Control |
作者: | 李啟銘 Chi-Ming Li 宋開泰 Kai-Tai Song 電控工程研究所 |
關鍵字: | 影像處理;影像追蹤控制;即時影像追蹤;image processing;Image Tracking Control;Real-Time Image Tracking |
公開日期: | 1999 |
摘要: | 影像伺服在智慧型系統的應用愈來愈受到重視,利用影像伺服主要關鍵在於影像處理的即時性。本論文利用德州儀器生產的TMS320C32數位訊號處理器,發展了一套影像處理系統。其具備以下功能:影像擷取、影像處理、影像顯示及透過RS232C介面與外界傳輸。藉由此系統,可以即時將從CCD輸入之影像資料轉換成控制所需的迴授值(取樣時間約為1/30秒)。本文並整合兩軸機械臂完成了影像追蹤控制的實驗。 Recently, visual servo has been used widely in the development of an intelligent system. The key of a successful visual servoing is the real-time image processing. In this thesis, we developed an image processing system using TMS320C32 digital signal processor from Texas Instrument. This self-made image processing card has the following functions:image grabbing, image processing, image display and communication with a host computer by RS232C interface. It can transform CCD image data to form useful feedback information, which can be used in a control loop(sampling time:1/30 second). Finally, we integrate a two-axis manipulator with this system to demonstrate image tracking control capability. 頁次 中文摘要 I 英文摘要 II 誌謝 III 目錄 IV 圖例 VII 表格 X 第一章 緒論 1 1.1 介紹 1 1.2 相關研究回顧 2 1.3 問題描述 5 1.4 章節說明 8 第二章 系統硬體規劃 9 2.1 自走車與機械臂部份 10 2.2車上控制電腦系統 11 2.3 HCTL1100 Manipulator運動控制卡 12 2.4 即時影像處理卡 13 第三章 影像系統硬體設計 15 3.1 硬體綜觀 15 3.2 系統電源與重置 16 3.3 VIP影像處理模組 19 3.4 前端記憶體 19 3.5 TMS320C32系統核心處理器 21 3.6 Boot Loader 23 3.7 Buffer記憶體 23 3.8 FPGA模組 24 3.8.1 位址解碼電路 24 3.8.2 DSP讀寫時序產生電路 25 3.8.3 -Bus時序產生電路 26 3.8.4 前端記憶體控制電路 27 3.8.5 VGA控制訊號產生電路 30 3.9 RS232輸出入裝置 34 3.10 VGA記憶體 34 3.11 VGA輸出端 35 第四章 軟體規劃 36 4.1即時影像系統之軟體規劃 37 4.1.1 VIP組態設定 38 4.1.2 RS232組態設定 43 4.1.3 原始壓縮影像之讀取與解壓 44 4.2 記謝臂控制系統之軟體規劃 45 4.2.1 HCTL1100組態設定 45 4.2.2 機械臂控制端之RS232組態設定 46 第五章 實驗結果 47 5.1 即時影像處理卡擷取影像測試 47 5.2 單軸影像追蹤實驗 51 5.3 影像處理卡與Meteor影像擷取卡處理速度之比較實驗 55 5.4 二軸機械臂影像追蹤實驗 63 第六章 結論與未來展望 70 6.1 結論 70 6.2 未來展望 70 參考文獻 72 附錄A VIP影像處理模組電路圖 74 附錄B 前端記憶體電路圖 75 附錄C TMS320C32系統核心處理器電路圖 76 附錄D Boot Loader電路圖 77 附錄E Buffer記憶體電路圖 78 附錄F Altera1電路圖 79 附錄G Altera2電路圖 80 附錄H RS232輸出入裝置電路圖 81 附錄I VGA記憶體電路圖 82 附錄J VGA輸出端電路圖 83 |
URI: | http://140.113.39.130/cdrfb3/record/nctu/#NT880591038 http://hdl.handle.net/11536/66270 |
顯示於類別: | 畢業論文 |