統計資料
總造訪次數
| 檢視 | |
|---|---|
| Design of Power-Rail ESD Clamp Circuit With Ultra-Low Standby Leakage Current in Nanoscale CMOS Technology | 113 |
本月總瀏覽
| 七月 2025 | 八月 2025 | 九月 2025 | 十月 2025 | 十一月 2025 | 十二月 2025 | 一月 2026 | |
|---|---|---|---|---|---|---|---|
| Design of Power-Rail ESD Clamp Circuit With Ultra-Low Standby Leakage Current in Nanoscale CMOS Technology | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
檔案下載
| 檢視 | |
|---|---|
| 000263918900025.pdf | 4 |
國家瀏覽排行
| 檢視 | |
|---|---|
| 中國 | 97 |
| 美國 | 12 |
縣市瀏覽排行
| 檢視 | |
|---|---|
| Shenzhen | 95 |
| Menlo Park | 6 |
| Kensington | 3 |
| Oakland | 3 |
| Beijing | 1 |
| Shanghai | 1 |