Ta2O5 閘極介電層特性及尺寸效應所造成的MIS 電容邊際漏電流

Abstract

就VLSI的元件技術而言，作用於1伏特操作電壓最大可容忍的閘極電流密度約為1 ~ 10 A/cm2，相當於15 ~ 20 Å的氧化層厚度。對SiO2來說，當氧化層小於30Å時，發生直接穿隧發生的機率增加，將引起閘極電流的急遽上升。為解決此問題，可採用高介電係數材料，來提高其實際厚度(physical thickness)並減輕介電層內之電場強度，進而降低閘極漏電流。 本實驗利用直流濺鍍法，將鉭金屬沈積於矽基材上，接著在低溫通氧的爐管之中，生成氧化鉭薄膜。針對30Å及40Å兩種不同厚度的金屬薄膜，同時做750℃到950℃的快速熱退火處理，並利用X光繞射圖譜判斷薄膜的結晶結構及原子力顯微鏡觀察薄膜表面的粗糙度。從物性及電性分析來求其最佳的電性I，對30Å的薄膜，氧化後再經過750度30秒的快速熱退火處理有最低的漏電流以及最佳的電性; 40Å薄膜則是850度30秒的熱處理有最佳的電性。 經由定電流加壓測試其可靠度發現，對於不同的元件尺寸，其邊際所引發的漏電流，將會對其可靠度有大的影響。實驗中使用四種不同的元件尺寸面積，分別探討其面電流及邊際電流對其可靠度的影響，發現大尺寸元件的線電流密度大，面電流密度小，小尺寸元件則是線電流密度小，面電流密度大。 大尺寸元件 雖然以總電流貢獻度來說，面電流較大，但是大的線電流密度卻會對可靠度造成較大影響。