在20 GHz以上射頻IC應用上與CMOS製程相容的介電支撐物質製程開發與研究

Abstract

在現今的通訊晶片發展過程裡，SOP技術已經有相當程度的發展；然而當我們把被動微波元件實現在低阻值的矽晶圓上時，矽基底所造成的能量損失已經讓此被動元件無法得到可應用的效果，也因此，各方都在找一個既便宜又有效果的解決辦法來改進此種現象帶來的缺失；而在徹底了解形成此基底效應的機制以及發展至今各方學界所發表的解決辦法之後，到目前為止，並沒有一個真正有個可以兼顧機械以及電性的方法來改善；因此，我們發展了一套利用一般常見的介電物質(二氧化矽、氮化矽)以及柵狀結構來有效的減少基底效應，而建築在此構造上的微波元件也都能達到我們想要的結果。此外，在本篇論文裡，我們更利用了介電物質的特性來達到可以減少一道製程，這也大大的減少此種製程的便利性；而表現出來的高頻特性（１∼４０ ＧＨｚ）更可以與一般印電路板相同的達到幾乎沒有能量的損失；在製程方面，利用了微機電製程中的感應耦合電漿蝕刻機（ＩＣＰ ＤＲＩＥ）、高溫爐管以及低壓化學沉積系統ＬＰＣＶＤ來得到支撐的介電柱狀結構，由以上可知，製程上更有與ＣＭＯＳ製程有相容性的優點，因此利用這個製程可以在SOP的應用上達到理想的效果。