智慧型DMA 應用於成本導向之語音處理器晶片設計

Abstract

近年來嵌入式系統與消費性電子產品的迅速發展，造成產品週期愈來愈短，而效能需求卻愈來愈高，如何兼顧成本及效能是個很重要的議題。目前定點數16-bit DSP的產值高達七成以上，低成本成為消費性電子產品很重要的一個關鍵。這裡提供一個兼顧成本與效能的解決方案。本篇論文在以開發的智慧型DMA上(擁有乘加運算器的DMA)，改進定址模式與運算資料路徑，將它提昇為DSP運算器，與已開發的通用嵌入式處理器整合成為RISC/DSP單核心處理器，並針對特定的演算法，加入硬體加速器IP，擴充處理器的應用範圍。此架構的優點在於單核心處理器具有低成本的特性，相對於雙核心處理器而言系統複雜性低。為了增強單核心處理器的運算效能，對於不同的演算法可搭配不同的硬體加速器，本論文為了加速語音壓縮的演算法，特別針對向量量化的部份，設計一個能處理多級編碼簿的向量量化單元，設計特色在於：(1)加入M-L搜尋法，增加量化的精確度；(2)四級運算管線設計，提高計算吞吐量(throughput)；(3)採用低成本方式設計，運算元與智慧型DMA共用，且利用記憶體暫存量化資料，減少暫存器的使用；(4)可由使用者參數設定量化環境，符合IP可重複使用的要求。本論文提出ㄧ個兼顧成本與效能，語音運算導向的RISC/DSP單核心處理器。此晶片採用UMC 0.18μm 製程，晶片面積約3.5x3.5 mm2，預估最大操作頻率在100MHz。