完整後設資料紀錄
DC 欄位語言
dc.contributor.author雷添福en_US
dc.contributor.authorLEI TAN-FUen_US
dc.date.accessioned2014-12-13T10:28:31Z-
dc.date.available2014-12-13T10:28:31Z-
dc.date.issued2007en_US
dc.identifier.govdocNSC96-2221-E009-209zh_TW
dc.identifier.urihttp://hdl.handle.net/11536/88387-
dc.identifier.urihttps://www.grb.gov.tw/search/planDetail?id=1463297&docId=262223en_US
dc.description.abstract本計畫為三年期計劃的第三年計劃,全部三年計劃目的將製作一個最佳特性的非揮發性快閃記憶體元件。目前已執行完第一、二年計劃,第一年執行奈米微晶粒形成機制以及製作記憶體電容;第二年製作一個高介電常數奈米微晶粒非揮發性快閃記憶體元件。在第三年所將第二年提出的新型捕陷電荷層結構來製備捕陷電荷層,來取代現今傳統氮化矽 (Si3N4) 材料,並應用在PMOSFET的快閃記憶體上。再用不同的寫入/抹除的操作方式,在低電壓下來操作快閃記憶體。以達成電荷捕捉效率佳、有快速的寫入/抹除速度、大的記憶窗口、儲存資料持久性、以及寫入、清除操作造成的性能退化少的非揮發性快閃記憶體。 在製程方面,我們除延續第二年所提出的新型捕陷電荷層的結構,利用高介電常數的金屬矽氧化物材料如矽氧化鉿(HfSixOy)、氧化鈰(CeOx)來製作奈米微晶粒,利用快速升溫退火製程,將可利用相分離的方式使該高介電常數的金屬矽氧化物之薄膜層分離產生高介電常數的材料的奈米微晶粒被包於氧化矽中。再著,近年來在PMOSFET快閃記憶體在寫入資料的速度上具有較NMOSFET快閃記憶體強的能力,在第三年中,將延續使用新型捕陷電荷層結構,導入PMOSFET形式的快閃記憶體,改善快閃記憶體的寫入速度。 在元件操作方面,我們將利用不同的寫入/抹除的操作方式,利用能帶對能帶之間的熱電子注入的方法來寫入,相對的,則是用能帶對通道熱電洞注入來抹除。這兩種方法,該熱電子之結構是在靠在源極端或在汲極端所產生的,因此可以在源極端或在汲極端來進行寫入/抹除的操作,而我們電荷儲存在分離式的儲存點中,儲存方式可以很區域性,可利用上述之寫入/抹除的操作方式,可使記憶體達到一個單元儲存二個位元的效果。而通道熱電洞注入來抹除的操作方式,也可避免掉利用富勒-諾得漢穿隧的機制來抹除造成飽和抹除操作的缺點。我們將研究不同寫入/抹除的操作方式對快閃記憶體的可靠度的影響。 本年度計畫將製作一個高介電常數奈米微晶粒矽鍺通道的非揮發性快閃記憶體元件,將整合數種材料、不同的製程方法及結構來取代現今傳統氮化矽材料,再使用低電壓的操作方式達到現今低功率的要求,應用於CMOS元件製程上。zh_TW
dc.description.sponsorship行政院國家科學委員會zh_TW
dc.language.isozh_TWen_US
dc.subject高介電常數材料zh_TW
dc.subject非揮發性記憶體zh_TW
dc.subject快閃記憶體zh_TW
dc.subject捕陷電荷層記憶窗口zh_TW
dc.subject儲存資料持久性zh_TW
dc.subject氧化鉿zh_TW
dc.subject氧化鈰zh_TW
dc.subject通道熱電洞zh_TW
dc.subject能帶對能帶熱電子zh_TW
dc.subject相分離zh_TW
dc.subjectP通道zh_TW
dc.title高介電常數奈米微晶粒材料之研究與記憶體元件之製作(III)zh_TW
dc.titleStudy on High-K Dielectric Nanocrystal Material and Novel Nonvolatile Memory Device Fabrication(III)en_US
dc.typePlanen_US
dc.contributor.department國立交通大學電子工程學系及電子研究所zh_TW
顯示於類別:研究計畫