標題: | 適用於薄膜電晶體的高介電係數絕緣層材料之開發 Developing the High-K Gate-Dielectric Materials Suitable for Thin-Film Transistors Applications |
作者: | 邱碧秀 Chiou Bi-Shiou 國立交通大學電子工程學系及電子研究所 |
關鍵字: | 高介電係數材料;濺鍍法;溶膠凝膠法;薄膜電晶體;液晶顯示器 |
公開日期: | 2007 |
摘要: | 本計畫目標為開發適用於薄膜電晶體閘極工程的高介電係數絕緣層材料,包含二 氧化鉿、鈦酸鍶或鈦酸鍶鋇等,對於這些高介電係數材料摻雜入其他物質,如金屬鉻、 二氧化矽、三氧化二鋁等,預期能改善其能帶、電子親和力、結晶溫度或漏電流等材 料物理特性,以符合薄膜電晶體閘極絕緣層的操作需求。本計畫將使用濺鍍法與溶膠 凝膠法來開發此高介電係數絕緣層,現今濺鍍製程在面板廠已廣泛地使用在金屬導線 的沉積上,與濺鍍法比較,溶膠凝膠法可精確地控制高介電係數絕緣層的摻雜成分比 例,且具有快速製程的優點,有助於提升面板廠產線的生產效能。透過以上的研究, 預期具有高介電係數絕緣層的薄膜電晶體,其閘極能有效地控制由複晶矽或非晶矽所 組成的通道區域,降低薄膜電晶體的操作電壓,增加驅動能力,製作出高效能的薄膜 電晶體,以追求更高畫質與低成本的液晶顯示器產品。 |
官方說明文件#: | NSC96-2221-E009-106 |
URI: | http://hdl.handle.net/11536/88636 https://www.grb.gov.tw/search/planDetail?id=1434595&docId=256544 |
顯示於類別: | 研究計畫 |