以奈米粒子與量子點為電荷存取中心之矽奈米線快閃記憶元件研究(I)

Abstract

非揮發性記憶(nonvolatile memory)元件主要必須符合高可靠度(reliability)、低功率消耗(power consumption)、與低工作電壓(working voltage)等等特性。由於元件尺寸快速scaling down，即使以分散電荷儲存的SONOS結構也面對了兩個彼此trade-off問題: 較長記憶儲存時間與更高存取速率。本研究擬利用掃瞄式探針顯微鏡微影技術與自組裝(self-assembly)沉積技術在(100)絕緣矽(SOI)矽晶基材上研製矽奈線快閃記憶元件。奈米線快閃記憶元件的主結構是用掃瞄式探針顯微鏡將矽轉換成奈米級矽氧化物，以此矽氧化物做為蝕刻罩幕(Mask)進行非等向性溼式蝕刻後產生矽奈米線為基礎。另外、利用自組裝沉積AEAPTMS或MPTMS單層分子膜於二氧化矽上，可以將奈米金粒子或是半導體量子點(CdSe等)選擇性沉積在分子層上。結合上述兩個技術，便可以研製以奈米金粒子或是半導體量子點為電荷儲存中心的奈米快閃元件。於不同溫度(4.2K~450K) 時，觀察矽奈米線快閃記憶元件的存取穩定性、電流/電壓特性、不同program/erase的穿隧現象如channel hot electrons或Folwer-Nordheim等等。另外、經由沉積多種奈米金粒子或是半導體量子點，來達成多階電荷儲存(Multiple-level charge storage)或多位元(multiple-bit)的元件也一併加以研製探討。最後、本研究將於第三年將研製單個(或數個) 奈米金粒子或是半導體量子點做為懸浮閘的矽奈米線快閃記憶元件，並建立相關理論模型。