用於儲存與區域網路之160Gbps乙太網路光電技術開發---子計畫四：160Gbps乙太網路之接收機設計(I)

Abstract

本計畫預計以 3 年時間研發用於儲存與區域網路之四通道 160 Gbps 乙太網路接收機之電路。透過多模式光纖 (MMF) 與低電壓、低電流驅動之 VCSEL 雷射二極體， 期望達到傳輸距離 300 米且單通道資料傳輸速率 40 Gbps 以上之規格，以符合未來架構在乙太網路之上的區域網路與儲存網路頻寬需求。同時，本計畫之開髮結合本校在光電元件 （雷射二極體設計）、光纖網路系統 (光通道測試與模型)、及光電積體電路整合平台（光電元件機構整合）之設計專家 ，以達到低成本、極高速、與高整合度之目標。 為達此一高傳輸速率， 主要需克服之設計挑戰包含: 雷射二極體 （VCSEL）之速度極限、多模式光纖（MMF）之頻寬極限與色散所造成之符元干擾(ISI)效應、極高速、低電壓且低電流之混合信號積體電路之設計需求等。 因此，本計畫第一年之研究內容以實現四通道 40 Gbps、300 米傳輸距離、 差動式二階傳輸 (Binary) 之接收機為主要目標。以先期完成高速等化器及收發機積體電路架構設計。第二年計劃之重點將發展高速多階式 (4-PAM)信號傳輸介面電路技術，預計將傳輸速率提昇至四通道 80 Gbps。計畫執行之第三年則將延續前一年之研究成果，以進一步提升資料之傳輸速率至四通道 160 Gbps。其研究成果將可大幅改善 VCSEL雷射二極體之速度極限與多模式光纖傳輸之頻寬限制問題。 本計劃之研究將結合其他子計劃在系統架構、傳輸介質特性研究、新型雷射二極體開發、與光電積體電路整合平台之研究成果，進行混合信號之系統電路設計。為達此一目標，本計劃之重點研究內容將包含高速混合信號前餽式(FFE)與迴授式(DFE) 等化器技術， 高頻阻抗匹配與位準較準技術，高速類比數位/數位類比資料轉換技術，與高速資料與時脈回復及解多工器電路等。同時, 本計劃將著力於電路技術之發展, 以期實現高速、低錯誤率、與低功率消耗之目標。 本計畫中傳輸接收端之各子電路模組將經由仔細之設計、模擬、佈局、檢測、與驗證。電路之製造將委由國科會晶片設計製造中心統籌下線。 除了電路技術之研究外，本計劃亦將發展高速傳輸之晶片內傳輸錯誤率估計技術，以減低量測上之困難度。預料本計畫之研究成果對於國內傳輸介面電路技術之發展，將可提供直接之助益。