Full metadata record
DC FieldValueLanguage
dc.contributor.author簡昭欣en_US
dc.contributor.authorChien Chao-Hsinen_US
dc.date.accessioned2014-12-13T10:29:22Z-
dc.date.available2014-12-13T10:29:22Z-
dc.date.issued2006en_US
dc.identifier.govdocNSC95-2221-E009-313zh_TW
dc.identifier.urihttp://hdl.handle.net/11536/89197-
dc.identifier.urihttps://www.grb.gov.tw/search/planDetail?id=1309650&docId=242026en_US
dc.description.abstract本計劃為一年計劃,目的是新式元件結構奈米微晶粒記憶體奈米元件的製 程。近年來,由於對於記憶體高密度、低電壓的技術需求越來越急迫,SONO S型的非揮發性記憶擁有這些方面的優勢,因此受到各界的矚目;許多的論文舉出許多 來取代傳統氮化矽 (Si3N4) 作為捕陷電荷層 (Trapping layer)的材料,如Al2O3。 另外,一些奈米微晶粒作為捕陷電荷層的材料也展示的非常好的電荷儲存性,如 矽奈米微晶粒 (Si nanocrystals),鍺 (Ge nanocrystals)奈米微晶粒,以及金屬的奈 米微晶粒 (Metal nanocrystals)。其中尤其是奈米微晶粒記憶體更是受到大家高度 的期待;因為它可以讓電晶體的微縮更加得容易以及擁有更好的電荷儲存性。然 而,奈米微晶粒製作的最大困難度是要每個奈米微晶粒有相同的大小,高密度以 及均勻分佈。但是此種類的奈米微晶粒在後段高溫製程中容易氧化,造成操作窗 口變小,電荷捕捉效率差,其捕陷電荷層的熱穩定性也是現今極為重要的問題。 本計畫擬進行100 奈米以下新穎的金氧半場效電晶體結構的奈米微晶粒記憶體 之製作。更進一步整合奈米晶體微粒與超薄矽基板之技術開發單電電晶體奈米記 憶體元件,增加元件的密度,提高元件速度與效能。這些都是我們在本計畫中研 究的主要方向。 最終希望可以在超薄矽在絕緣體上進行單一晶粒電晶體記憶體 之製作。zh_TW
dc.description.sponsorship行政院國家科學委員會zh_TW
dc.language.isozh_TWen_US
dc.subject氧化鉿zh_TW
dc.subject磁滯zh_TW
dc.subject奈米晶體微粒zh_TW
dc.subject超薄矽基板zh_TW
dc.subject單電子電晶體zh_TW
dc.title新式元件結構奈米微晶粒記憶體zh_TW
dc.titleNovel-Device-Structure Nanocrystal Memoryen_US
dc.typePlanen_US
dc.contributor.department交通大學電子工程系zh_TW
Appears in Collections:Research Plans