用以分析熱載子效應的新式複晶矽薄膜電晶體測試結構

Abstract

本計畫提出一新式熱載子效應薄膜電晶體測試元件，可與現有CMOS 技術完全相容，且不 需增加任何光罩。此新式元件可直接觀察通道不同區域之熱載子效應，並可避免局部性的熱載 子效應所造成的元件局部衰退在整體元件電特性中被稀釋。此元件可提供直接的證據用以進行 薄膜電晶體之熱載子效應相關研究，並可以觀察在輕微熱載子施壓時，傳統研究中所觀察不到 的元件衰退機制與效應。此新式元件將用於探討不同製程條件，包括基板材料、通道材料、通 道厚度、閘極氧化層厚度、後處理條件等，對於熱載子效應的影響。本計畫也將使用此新式元 件觀察元件之關電流、不同熱載子施壓、及交流下之熱載子效應，最後則將研究結果與傳統薄 膜電晶體元件及金氧半場效電晶體的熱載子效應研究結果互相比較。 此外，以金屬誘發側向結晶所製造之低溫多晶矽，以此新式結構可用電性量測方式於元件 中偵測和分析金屬含量分佈與漏電流之關係，並可分析在不同結晶區域中元件之電性表現，故 可以探討其漏電流機制和成長機制，進而發展更高性能之低溫多晶矽薄膜電晶體。