Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 潘扶民 | en_US |
dc.contributor.author | PAN FU-MING | en_US |
dc.date.accessioned | 2014-12-13T10:29:33Z | - |
dc.date.available | 2014-12-13T10:29:33Z | - |
dc.date.issued | 2006 | en_US |
dc.identifier.govdoc | NSC95-2221-E009-312 | zh_TW |
dc.identifier.uri | http://hdl.handle.net/11536/89395 | - |
dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=1309647&docId=242025 | en_US |
dc.description.abstract | 奈米孔洞介電材料逐漸普遍地被認為是次65 nm 技術所需的ultralow-k 介電材料,然而 其多孔洞特性所衍生諸多與銅製程整合的困難,如蝕刻、洗淨、化學機械研磨等,尚 未有明顯的解決方案;若能就多孔性介電材料進行化性與物性的改質,封閉表層孔洞, 或改良現行銅製程條件與方式或連線結構,將可降低奈米孔薄膜在整合應用上的困難 度。我們在此研究計畫申請案中,擬在未來三年內,利用電漿增強-原子層化學氣相沉 積(plasma-enhanced atomic-layer chemical vapor deposition, PE-ALCVD)技術,進行對奈 米孔洞二氧化矽(np-SiO2) ultralow-k 薄膜材料在銅雙鑲嵌(dualdamascene)結構製程的整 合研究。藉著對np-SiO2 薄膜的改質,包括增強疏水性與機械強度與進行孔洞封合處 理,並開發最佳化的PE-ALCVD 的沉積製程條件,以增強np-SiO2 介電薄膜與Cu 擴散 阻障層及晶種層超薄薄膜與的相容性,以驗證np-SiO2 薄膜在銅金屬連線製程技術的可 行性。未來的研究工作,我們的研究內容將分為以下六項重點:(一) np-SiO2 薄膜乾式 蝕刻製程研究。(二) 蝕刻後O3 氧化法移除模板分子之製程可行性研究。(三) np-SiO2 薄膜孔洞封合研究。(四) 以PE-ALCVD 製備Cu/Ta/TaNx (Cu/WNC)超薄薄膜疊層與鑲 嵌結構研究。(五) PE-ALCVD Cu 與np-SiO2 疊層鑲嵌結構之銅電鍍研究。(六) Cu/Ta/TaNx/np-SiO2 (Cu/WNC/ np-SiO2)鑲嵌結構之化學機械研磨(CMP)製程研究。 | zh_TW |
dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | 原子層化學氣相沉積 | zh_TW |
dc.subject | 超低介電質 | zh_TW |
dc.subject | 銅雙鑲嵌製程 | zh_TW |
dc.subject | 奈米孔二氧化矽 | zh_TW |
dc.title | 電漿輔助原子層化學氣相沉積在銅連線結構之多孔性超低介電層之製程整合應用研究(I) | zh_TW |
dc.title | Application of Plasma-Enhanced Atomic Layer CVD to the Process Integration of Porous Ultralow-K Dielectrics into the Copper Damascene Interconnect Structure(I) | en_US |
dc.type | Plan | en_US |
dc.contributor.department | 交通大學材料科學與工程系 | zh_TW |
Appears in Collections: | Research Plans |