四和六層印刷電路板去耦合及電源濾波問題研究

Abstract

板級電源供應系統的去耦合及電源濾波問題乃高性能數位系統設計和分析上的一 個重要議題；不良的設計可嚴重影響系統的訊號完整性及輻射性電磁干擾性能。對四 和六層印刷電路板而言，間隔較大的電源層與接地層限制了採單貫孔連結方式的去耦 合電容以及電源濾波元件的高頻性能。本計畫的研究目的在於探討如何透過合適的多 貫孔連結方式，或利用於零件層製作的局部性電源層或接地層，來降低晶片電源接腳 與去耦合電容以及電源濾波元件之間的寄生電感以提昇高速／高頻的去耦合及電源濾 波性能。研究結果應可釐清不同設計理念的優缺點。