標題: e-Home核心技術之研究-子計畫五:晶片上匯流排之架構設計及效能分析技術(II)
Technologies on Architecture Design and Performance Analysis of On-Chip Bus(II)
作者: 黃俊達
Huang Juinn-Dar
交通大學電子工程系
公開日期: 2005
官方說明文件#: NSC94-2220-E009-029
URI: http://hdl.handle.net/11536/90494
https://www.grb.gov.tw/search/planDetail?id=1147310&docId=220354
顯示於類別:研究計畫