創新數位訊號率轉換演算法及無乘法器電路架構之研究

Abstract

隨著近年來新無線通訊標準及服務的快速問世，軟體無線電(Software Define Radio, SDR)的發展越來越受到注意，為了能支援多重無線系統的發收，軟體無線電終端設備(SDR terminal)必須要能處理多重模式之無線電訊號，然而這些無線電訊號具不同chip率或符號率且往往是由不同主(master) clock率來產生地的，因此數位式訊號率轉換器(digital sample rate converter)是不可或缺的元件。傳統上，訊號率轉換器做法是利用可調分式延遲內插濾波器(arbitrary factor fractional delay interpolation filter)來完成數位式重新取樣的動作，為了提供近線性相位(quasi-linear phase)及低振幅失真(low amplitude distortion)之有效頻寬，我們往往需要一個很長的分式延遲內插濾波器，所需的硬體成本及耗電量會很大，此外，一般利用多項式內插之分式延遲濾波器需要全域精確之乘法器硬體，會無法對高取樣率之寬頻訊號做高速處理。本計畫將研究全新之數位式訊號率轉換演算法，目的是針對軟體無線電終端設備提出具低成本及耗電量之無乘法器訊號率轉換電路架構。 在本計畫中，我們將提出兩個創新之數位式訊號率轉換演算法，一個是利用利用多重解析度(Multi-resolution) B-spline之降階數內插演算法，另一個是利用頻譜可塑(spectrally-shaped)取樣演算法，所提出之兩個演算法將有效地降低運算複雜度而不會影響訊號品質，此外，為實現硬體，我們亦發展一低成本以平行CIC(Cascaded Integrator Comb)濾波器架構。 本計畫欲延續先前之計畫並以其為基礎，將研究重點著重在創新之數位式訊號率轉換演算法及無乘法器電路架構，並對所產生的訊號與傳統方式之產出加以比較分析，以展現所提出方法之優異。我們已經發展出初版之降階數B-spline數位內插濾波器(簡稱ROBDI)。目前正進行其均方誤差(MSE)分析及頻譜可塑取樣號率轉換系統之研發及效能評估。