高性能混合訊號式介面積體電路-子計畫二：射頻電路之靜電放電防護技術與高速高低壓界面電路之研發(III)

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	柯明道	en_US
dc.contributor.author	KER MING-DOU	en_US
dc.date.accessioned	2014-12-13T10:32:33Z	-
dc.date.available	2014-12-13T10:32:33Z	-
dc.date.issued	2004	en_US
dc.identifier.govdoc	NSC93-2215-E009-014	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/91609	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=1026645&docId=195165	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	高性能混合訊號式介面積體電路-子計畫二：射頻電路之靜電放電防護技術與高速高低壓界面電路之研發(III)	zh_TW
dc.title	Development of On-Chip ESD Protection Technique for GHz RF Circuits and High-Speed Mixed-Voltage Interface Circuits(III)	en_US
dc.type	Plan	en_US
dc.contributor.department	交通大學電子工程研究所	zh_TW
顯示於類別：	研究計畫