完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 陳正 | en_US |
dc.contributor.author | CHEN CHENG | en_US |
dc.date.accessioned | 2014-12-13T10:37:58Z | - |
dc.date.available | 2014-12-13T10:37:58Z | - |
dc.date.issued | 1998 | en_US |
dc.identifier.govdoc | NSC87-2213-E009-048 | zh_TW |
dc.identifier.uri | http://hdl.handle.net/11536/94972 | - |
dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=375271&docId=67565 | en_US |
dc.description.abstract | 本計劃是國科會支助之『可延伸性多處理機系統架構設計之研究』的第三年計畫。本計劃之提出﹐一方面是延續以往由國科會支助之『高性能多處理機系統設計環境之研製』之成果與經驗﹐做更前瞻性之統統設計評估之探討﹔另一方面則配合交大重點中心主重點規劃下之需求及研究方向。我們初步的規劃方案中﹐以三年為期研製一套以XMP系統為platform之高性能可延伸性多處理機系統架構模擬評估環境﹐並據以分析評估提出具體之系統架構之重要規格﹐以提供未來研究單位及業做進一步研製之參考。欲達此整體目﹐標我們規劃了相關的子系統部份﹐包括系統架構﹐平行編譯技術﹐平行作業系統及輸出入子系統﹐以及效益測量技術等 | zh_TW |
dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | 模擬評估環境 | zh_TW |
dc.subject | 系統架構 | zh_TW |
dc.subject | 平行編譯 | zh_TW |
dc.subject | 平行作業系統 | zh_TW |
dc.subject | 輸出入子系統 | zh_TW |
dc.subject | 多處理機 | zh_TW |
dc.subject | Simulation environment | en_US |
dc.subject | System architecture | en_US |
dc.subject | Parallel compilation | en_US |
dc.subject | Parallel operating system | en_US |
dc.subject | Input/output subsystem | en_US |
dc.subject | Multiprocessor | en_US |
dc.title | 可延伸性多處理機系統架構設計之研究---總計畫(III) | zh_TW |
dc.title | Study of System Architecture Design for Scalable Multiprocessors (III) | en_US |
dc.type | Plan | en_US |
dc.contributor.department | 交通大學資訊工程系 | zh_TW |
顯示於類別: | 研究計畫 |