低功率超大型積體電路與電腦輔助設計之研究---在邏輯閘層次下功率估測與低功率電路合成之研究(II)

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	沈文仁	en_US
dc.date.accessioned	2014-12-13T10:38:36Z	-
dc.date.available	2014-12-13T10:38:36Z	-
dc.date.issued	1997	en_US
dc.identifier.govdoc	NSC86-2221-E009-009	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/95528	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=271705&docId=48453	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	功率估計	zh_TW
dc.subject	功率特性化自動分析	zh_TW
dc.subject	移轉機率	zh_TW
dc.subject	低功率電路設計	zh_TW
dc.subject	Power estimation	en_US
dc.subject	Automatic power characterization	en_US
dc.subject	Transition probability	en_US
dc.subject	Low power design	en_US
dc.title	低功率超大型積體電路與電腦輔助設計之研究---在邏輯閘層次下功率估測與低功率電路合成之研究(II)	zh_TW
dc.title	A Study of Power Estimation and Low Power Synthesis at Gate Level(II)	en_US
dc.type	Plan	en_US
dc.contributor.department	交通大學電子工程學系	zh_TW
顯示於類別：	研究計畫