低功率超大型積體電路與電腦輔助設計之研究---子計畫二：滲合不同電壓設計方式的低功率設計以及電腦輔助設計之研究

Abstract

對於特殊以及一般用途積體電路, 平均功率 消耗已經演變成一個重要的設計參數,一個用 來做快速估算功率消耗的公式如下: P = f Vdd ^2 .SIGMA. (Pi Ci) f: 頻率, Vdd: 電壓供應源伏特數, N: 全部數目的內部點Pi: 第i個內部點的平均交 換活動,Ci: 第i個內部點之電容現有降低功率 消號的技術多集中在怎麼來降低各個電路內部 點平均的交換活動, 這些技術被運用在不同層 次的電路上.但是我們很清楚的從前面功率消 耗的公式上看出,只要降低電力供應源的電壓, 我們就能快速的降低功率消耗, 當然在這同時 , 電路的速度也會因而減慢.為了達到低功率消 耗又不減慢電路速度, 一些半導體公司已經常提供給客戶一些standard cell libraries, 在同一晶 片上可以滲合不同電壓源的邏輯閘,所以只要 我們把低壓的邏輯閘用在電路內屬於不需要快 速的部份上, 我們就能達到降低功率消耗但同 時保有原來速度的設計了.基於以上的觀察, 在 本計畫中, 我們將針對這個滲合不同電壓源的 設計型態, 研發如何區隔以及最佳化方面的軟 體.以降低功率消耗同時不損及功能的需求.