高畫質視訊處理之超大型積體電路設計---子計畫四 ：高效能動態預估架構及晶片之研製

標題:	高畫質視訊處理之超大型積體電路設計---子計畫四：高效能動態預估架構及晶片之研製 High-Performance VLSI Architecture for Motion Estimation and Its Implementation
作者:	李鎮宜 LEE CHEN-YI 國立交通大學電子工程研究所
關鍵字:	低位元速率;視訊編解碼器;向量量化;動態預估;Low-bit-rate;Video codec system;Vector quantization;Motion estimation
公開日期:	1995
摘要:	目前編解碼的標準,架構於DCT及ME/MC之下,所定的頻寬從幾十K到幾十MHz;因而傳送過程中,無法利用現有電話網路.國際上目前有一組研究人員正從事極低位元速率視訊編解之研究,以期達成利用現有網路傳送視訊之功能.由於視頻信號,必須大量壓縮,其間所隱含的運算複雜度以及新型的演算法則,均有極高度的研究空間.本計畫擬結合向量量化(VQ)及動態預估(ME)兩項技術,研發出一套低位元速率(低於19.2K)編解碼系統除了著重於系統模擬及硬體架構之設計外我們將提出一適用於全搜索式方塊比對演算法的超大型積體電路架構,並完成一符合MPEG2標準ME之晶片設計,藉由CIC所提供的TSMC0.8微米CMOS 製程完成晶片之製作及測試.
官方說明文件#:	NSC84-2213-E009-115
URI:	http://hdl.handle.net/11536/96664 https://www.grb.gov.tw/search/planDetail?id=186729&docId=32338
Appears in Collections:	Research Plans