完整後設資料紀錄
DC 欄位語言
dc.contributor.author沈文仁en_US
dc.date.accessioned2014-12-13T10:39:49Z-
dc.date.available2014-12-13T10:39:49Z-
dc.date.issued1995en_US
dc.identifier.govdocNSC84-2215-E009-059zh_TW
dc.identifier.urihttp://hdl.handle.net/11536/96848-
dc.identifier.urihttps://www.grb.gov.tw/search/planDetail?id=160992&docId=26779en_US
dc.description.sponsorship行政院國家科學委員會zh_TW
dc.language.isozh_TWen_US
dc.title超大型積體電路設計與計算機自動輔助設計---子計畫三:多階邏輯之功率估測與低面積低功率電路合成系zh_TW
dc.titleThe Study of Power Estimation and Multilevel Logic Synthesis for Area/Power Reductionen_US
dc.typePlanen_US
dc.contributor.department國立交通大學電子工程學系zh_TW
顯示於類別:研究計畫