完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 任建葳 | en_US |
| dc.date.accessioned | 2014-12-13T10:39:52Z | - |
| dc.date.available | 2014-12-13T10:39:52Z | - |
| dc.date.issued | 1995 | en_US |
| dc.identifier.govdoc | NSC84-2215-E009-057 | zh_TW |
| dc.identifier.uri | http://hdl.handle.net/11536/96903 | - |
| dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=175342&docId=30007 | en_US |
| dc.description.abstract | 本計畫旨在研究VLSI系統的設計方法,涵括二 個研究子題:(1)功能流模型的建立與應用;(2)以 內積計算為基礎的系統設計頻譜之研究.研究 子題一是訂定一個簡單且準確的模型來描述各 功能單元之間和內部的實際訊號流經過程,來 驗證設計之正確性.經此模型,能推導出:(1)控制 單元之設計;(2)單元界面之設計;(3)分割之可行 性和;(4)時間同步化之策略.在研究子題二,我們 是針對以內積計算為基礎之系統,建立自動化設計環境.首先,對此系統之架構型態、實現技 術和應用速度範圍作分析.抽出基本之設計考 量要素,構成設計頻譜.接著參數、數量化這些 設計要素,並訂最佳化決定過程以獲得最好之 設計.內積計算是數位訊號處理之計算核心,此 自動化設計系統可用到不同處理速度之應用範 圍. | zh_TW |
| dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
| dc.language.iso | zh_TW | en_US |
| dc.subject | 超大型積體電路 | zh_TW |
| dc.subject | 系統設計 | zh_TW |
| dc.subject | 最佳化 | zh_TW |
| dc.subject | 電腦輔助設計 | zh_TW |
| dc.subject | VLSI | en_US |
| dc.subject | System design | en_US |
| dc.subject | Optimization | en_US |
| dc.subject | CAD | en_US |
| dc.title | 超大型積體電路設計與計算機自動輔助設計---子計畫I：超大型積體系統自動化設計之研究 | zh_TW |
| dc.title | The Study on Automated Design of VLSI Systems | en_US |
| dc.type | Plan | en_US |
| dc.contributor.department | 國立交通大學電子工程研究所 | zh_TW |
| 顯示於類別： | 研究計畫 | |
