超大型積體電路設計與計算機自動輔助設計---子計畫II：模組產生器之設計及其在視訊輔助處理器製作之應用

Abstract

由於製程技術走入次微米的時代,意味著單 一晶位系統整合時代的來臨.然而由於超過百 萬元件的系統設計,若以全客戶方式,則無法滿 足迅速達到上市的要求,雖然以標準細胞方式, 可經由邏輯合成方式迅速將佈局產生,然而由 於通道繞線方式,矽面積的使用效率並不是非 常有效,甚至因面積過大,造成非常低的產能,進 而增加成本,降低了產品及元件的競爭能力.另 外,由於系統整合的複雜增加,良好的架構設計, 可降低最後硬體成本,甚至於功率消耗等.因此 一良好的模組產生器,不僅可提高面積使用率, 同時也可讓設計者專注於高效能架構之設計, 達到所謂低成本高效能的硬體設計.本計畫分二年進行,第一年著重模組產生器之設計及測 試系統之輔助處理器硬體架構設計,藉由以往 實際的設計製作經驗,定出數個模組,並以Skill 語言描述,整合於OPUS環境中;第二年著重於輔助 處理器之晶片製作及示範系統之建立,以作為 模組產生器之評估.