以圖型應用為主的用戶端多核心嵌入式系統---子計畫四：用戶端多核心嵌入式系統可程式化三維圖型處理器設計 (I)

Abstract

本子計畫的目的在於研發適合用戶端多核心嵌入式系統的高能源效率(Power-Efficiency)可程式化三維圖型處理器，以提供異質多核心(Heterogeneous Multi-core)架構使用，並支援開放式的溝通介面，以配合其它子計畫來完成編譯後的光線追蹤(Ray-Tracing)計算。在此子計畫中，我們會開發頂點快取記憶體機制、紋理快取記憶體機制、混合式紋理壓縮方法、排程優化設計與低功耗方法應用於多個頂點著色器所形成的平行處理器架構，進而提高運算效能與降低功耗以及達到可調式頻寬的要求，再經由諸如OpenCL的介面，實作出具有全域照明特性之光線追蹤運算與rasterization運算的硬體系統設計，使得本子計畫之高能源效率三維圖型處理器可以處理與呈現高畫質的三維圖型與達到可調式之頻寬需求；另一方面，在需要高效能/節能模式的場景中藉由子計畫二之偵測效能與耗電管理監控模式之下，再經由子計畫三之編譯器對子計畫一之三維圖形應用程式運算在光線追蹤或rasterization的成像模式在子計畫四上執行動態切換來達到高效能/節能之成果。第一年之執行摘要如下所述：第一年計畫摘要：計畫的第一年，我們將完成高能源效率單著色核心圖型處理器架構設計與探討適用於光線追蹤的指令集，並將頂點著色器架構設計成針對該指令集的架構，而頂點與紋理快取記憶體與紋理壓縮及控制單元都將與單頂點著色器整合成一完整的三維圖型處理器，發揮應有的功能。在第一年中，我們將與子計畫一合作將光線追蹤的運算分析決定著色器之數目以及與子計畫三合作定義指令集與實現OpenCL Library事宜。該年預期將本子計畫開發之單著色器使用FPGA驗證完畢。