採用高層次操作模式及閘氧化層的高性能及可靠性SONOS快閃記憶體之研究(I)

Abstract

快閃式記憶體(flash memory)的兩大主流技術為傳統的浮動閘極(floating gate)與氮 化閘極(SONOS)二種。由於傳統的浮動閘極受限於資料保存(data retention)問題，穿隧氧 化層(tunnel oxide)無法繼續微縮，SONOS 則具有可微縮性(scalability)、可以有較佳的資 料保存、低電壓操作、適合箝入式(embedded)設計等優點。SONOS 結構快閃式記憶體 的研究，在國內研究則相當缺乏，本計劃著眼於此，規劃三年時程的研究計劃，建立一 套完整的SONOS Flash cell 架構。利用開發新穎JVD Nitride 介電層、成長高可靠性低 漏電流穿隧氧化層技術、探討新穎操作方式（即program and erase）之低電壓、低功率 記憶體元件，建立相關製程模組，並探討其可靠性的分析方法。 本計劃預期完成的工作有： 第一年計劃工作目標，主要是建立適合低電壓、低功率、高效能、高可靠性之SONOS 快閃式記憶體元件操作模式及元件實作。首先，根據製程、元件模擬，對現有SONOS 結構快閃式記憶體做最佳化設計，製作元件一批。其次，探討不同組合的寫入/抹除操作 模式，研究適合的新操作模式，完成元件基本特性與可靠性分析。 第二年計劃工作的執行，主要評估第一年製作的元件、寫入/抹除操作模式用於SONOS cell 的各項可靠性指標，如耐久性(Endurance)、資料保存(data retention)等的可靠性量測， 元件可靠性分析方法研究及探討各項漏電流機制及模型建立，元件scaling 的研究。 最後一年則和Yale University 教授T. P. Ma 合作研究利用先進的JVD 技術，做為SONOS 的穿隧氧化層及元件的製作。綜合前二年的寫入/抹除操作模式、可靠性分析方法的研究， 評估此一方法成長ONO nitride，用於未來SONOS cell 的可行性。 最後結果預期可以有世界級水準的論文發表，研究成果更可做為產業界下一世代快閃記 憶體的重要參考。