高性能混合訊號積體電路與系統之設計與研製---子計畫三：無線通訊中頻電路設計(I)
| dc.contributor.author | 吳錦川 | en_US |
| dc.contributor.department | 交通大學電子工程系 | zh_TW |
| dc.date.accessioned | 2014-12-13T10:38:33Z | |
| dc.date.available | 2014-12-13T10:38:33Z | |
| dc.date.issued | 1997 | en_US |
| dc.description.abstract | 目前超大型積體電路（VLSI）對通信產業之衝擊，已不下於其對電腦產業的影響，為了達成輕、薄、短、小、低耗電的要求。高整合性的相關IC零組件益形重要，特別是介於800MHz及2.5GHz間的數位無線通訊IC，在未來十年將在全球通信中扮演重要的角色。本計畫欲開發之IC包括中頻接收器、中頻發射器、鎖相迴路（Phase-locked Loops），工作電壓在3V以下，所設計的電路皆會經過模擬佈局後，然後加以晶方研製和量測，使用之積體電路製程為0.8um或0.5um Double-Poly Double-Metal (DPDM) CMOS。 | zh_TW |
| dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
| dc.identifier.govdoc | NSC86-2221-E009-081 | zh_TW |
| dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=283205&docId=51219 | en_US |
| dc.identifier.uri | https://ir.lib.nycu.edu.tw/handle/11536/95486 | |
| dc.language.iso | zh_TW | en_US |
| dc.subject | 積體電路 | zh_TW |
| dc.subject | 混合式積體電路 | zh_TW |
| dc.subject | 中頻收發機 | zh_TW |
| dc.subject | 鎖相迴路 | zh_TW |
| dc.subject | Integrated circuit (IC) | en_US |
| dc.subject | Mixed mode IC | en_US |
| dc.subject | IF transceiver | en_US |
| dc.subject | Phase locked loop | en_US |
| dc.title | 高性能混合訊號積體電路與系統之設計與研製---子計畫三：無線通訊中頻電路設計(I) | zh_TW |
| dc.title | Wireless Communication IF Circuit Design (I) | en_US |
| dc.type | Plan | en_US |
Files
License bundle
1 - 1 of 1
Loading...
- Name:
- license.txt
- Size:
- 1.71 KB
- Format:
- Item-specific license agreed to upon submission
- Description: