對以智財單元為基系統晶片設計之驗證與測試技術開發研究---總計畫
| dc.contributor.author | 李崇仁 | en_US |
| dc.contributor.department | 國立交通大學電子工程學系 | zh_TW |
| dc.date.accessioned | 2014-12-13T10:36:16Z | |
| dc.date.available | 2014-12-13T10:36:16Z | |
| dc.date.issued | 2000 | en_US |
| dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
| dc.identifier.govdoc | NSC89-2215-E009-118 | zh_TW |
| dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=583933&docId=109718 | en_US |
| dc.identifier.uri | https://ir.lib.nycu.edu.tw/handle/11536/93838 | |
| dc.language.iso | zh_TW | en_US |
| dc.title | 對以智財單元為基系統晶片設計之驗證與測試技術開發研究---總計畫 | zh_TW |
| dc.title | Verification and Testing Technology Exploitation for IP-Based SoC Design | en_US |
| dc.type | Plan | en_US |