次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫六：適用於室內五十億級位元傳輸率應用之具可變長度延遲資料路徑的高效能隨機ASIP處理器設計(2/3)

dc.contributor.author	劉志尉	en_US
dc.contributor.author	Liu Chih-Wei	en_US
dc.contributor.department	國立交通大學電子工程學系及電子研究所	zh_TW
dc.date.accessioned	2014-12-13T10:41:36Z
dc.date.available	2014-12-13T10:41:36Z
dc.date.issued	2012	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.identifier.govdoc	NSC101-2220-E009-029	zh_TW
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=2548026&docId=387423	en_US
dc.identifier.uri	https://ir.lib.nycu.edu.tw/handle/11536/98568
dc.language.iso	zh_TW	en_US
dc.title	次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫六：適用於室內五十億級位元傳輸率應用之具可變長度延遲資料路徑的高效能隨機ASIP處理器設計(2/3)	zh_TW
dc.title	Stochastic ASIP Processor with Variable-Latency Datapath for Next Generation Intelligent Wireless Indoor Multi-Gbps Applications	en_US
dc.type	Plan	en_US

Files

Now showing 1 - 1 of 1