<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

Browsing by Author "LEI TAN-FU"

Now showing 1 - 20 of 22
  • Thumbnail Image
    Item type:Item,
    MOS元件之閘極層介電材料之技術開發與清潔溶液對複晶矽薄膜經化學機械研磨之研發
    (2001)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    以UHV/CVD低溫成長複晶薄膜及其金屬矽化物於次微米元件之應用
    (1996)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    使用UHV/CVD低溫成長複晶矽於次微米元件之應 用
    (1995)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程研究所
    本計畫將研究以"超高真空化學氣相沈積系 統"沈積複晶矽、複晶矽鍺和複晶矽硼之薄膜 成長.並研究這些複晶薄膜之材料物性及應用 於次微米元件之可行性.本計畫之研究可分為 五大主要部分進行,如下所述:(1)利用超高真空 化學氣相沈積系統成長複晶矽、複晶矽鍺,並 利用X-ray繞射、TEM、SEM、SIMS...等分析儀器研究 其材料特性及建立其成長機制;(2)我們將進一 步研究以超高真空化學氣相沈積系統成長複晶矽、複晶矽鍺應用於MOS元件及低溫製程元件之 可行性.並且探討藉由鍺在複晶矽鍺中不同的 含量來調制MOS元件之臨界電壓之特性;(3)我們 將提出一種新的製程技術來研製堆疊複晶矽接 觸淺接面二極體,利用超高真空化學氣相沈積 系統低溫沈積矽硼層於複晶矽上作為硼原子之 擴散源,來形成複晶矽接觸淺接面二極體.我們 將和傳統BF/sub 2//sup +/離子佈植方法形成之複 晶矽接觸二極體做分析與比較其電性特性及硼原子擴散分布之差異.再者,我們亦將利用此種 技術研製淺接面深度小於0.05.mu.m之複晶矽接觸 超淺接面二極體;(4)我們將提出一種新的製程 技術來研製正型(P-type)複晶矽閘極,即利用超高 真空化學氣相沈積系統沈積矽硼層於複晶矽上 作為硼原子擴散源來製作正型複晶矽閘極.我 們將和傳統以B/sup+/、BF/sub 2//sup +/離子佈植方 法做分析與比較硼原子穿透薄氧化層效應及正 型複晶矽閘極之電性特性;(5)研究以超高真空 化學氣相沈積系統沈積之矽硼層之氧化特性, 我們將建立矽硼層在乾氧、溼氧中氧化成長速 率氧化特性及氧化成長機制,我們亦將利用TEM 、SEM、FTIR分析其氧化層特性.此研究計畫完成 後,必然會進一步提升超大型積體電路製程技 術及改善次微米元件之特性.
  • Thumbnail Image
    Item type:Item,
    參加1998國際電子元件材料會議
    (1999)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    奈米MOS元件之矽化物、超淺接面及接觸孔之研發(I)
    (2002)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    奈米MOS元件之矽化物、超淺接面及接觸孔之研發(II)
    (2003)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    奈米MOS元件之矽化物、超淺接面及接觸孔之研發(III)
    (2004)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    微電子學門赴歐參訪
    (2002)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    應用於深次微米CMOS元件之閘極氧化層與複晶矽介電層之技術開發
    (2000)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程系
  • Thumbnail Image
    Item type:Item,
    應用於深次微米CMOS元件與薄膜電晶體之製程技術開發
    (2000)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程學系
  • Thumbnail Image
    Item type:Item,
    新式低溫複晶矽薄膜電晶體之結構與技術在電抹除可程式唯讀記憶體的應用(I)
    (2005)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程系
    複晶矽薄膜電晶體(Poly-Si TFTs)可整合畫素元件及週邊驅動電路於玻璃基板上，是主動 式陣列液晶顯示器的趨勢。此外，複晶矽薄膜電晶體更被認為可以達成系統面板 (System-On-Panel)的夢想。系統面板是將類比電路、數位電路及記憶體(Memory)一起製作於 面板上。在這些元件中，複晶矽薄膜電晶體可電抹除可電程式唯讀記憶體(Poly-Si TFT EEPROM』s )是非常具吸引力且難度最高的。 本計畫中我們先研究低溫成長高品質穿隧閘極氧化層之關鍵製程。之後，將應用浮接閘 極 (Floating Gate)與堆疊式矽-氧化矽-氮化矽-氧化矽-矽(SONOS) 結構來實現低溫複晶矽薄 膜電晶體記憶體。此外，我們亦提出具有側壁浮接閘極結構與堆疊式鍺浮接閘極結構之兩種 新的低溫複晶薄膜電晶體可電抹除可電程式唯讀記憶體元件。側壁浮接閘極結構複晶矽薄膜 電晶體利用閘極對浮接閘極的電壓耦合(Coupling)效應來產生自我引發輕摻雜汲極以降低汲 極端的電場並減少通道關閉漏電流而不會使通道導通電流明顯減少並能有效抑制浮接基體效 應，所以此元件適合於驅動電路元件，而當成記憶體操作時也能有良好的程式-抹除窗口，適 合在未來系統面板上。利用鍺取代矽當作浮接閘極的材料，由於鍺比矽具有較深的捕陷電荷 能量深度，預期此元件能有良好的資料的持久性(Data retention) 以及高寫入、抹除操作忍耐 力 (Endurance)。最後我們利用準分子雷射(Excimer Laser)退火的技術，將製程溫度有效壓低 至400℃以下並實現高效能的低溫複晶矽薄膜電晶體記憶體元件。
  • Thumbnail Image
    Item type:Item,
  • Thumbnail Image
    Item type:Item,
    新式低溫複晶矽薄膜電晶體之結構與技術在電抹除可程式唯讀記憶體的應用(III)
    (2007)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程學系及電子研究所
  • Thumbnail Image
    Item type:Item,
    新式結構與四氟化碳電漿處理在複晶矽薄膜電晶體應用之研究
    (2004)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程研究所
    利用複晶矽薄膜電晶體製作畫素元件及週邊驅動電路並將之積體化於大面積玻璃基板已 是未來製作平面主動式陣列液晶顯示器(AMLCD』s)的趨勢。本計畫中我們提出數種改善複晶 矽薄膜電晶體特性的技術，包括新式四氟化碳電漿對通道缺陷鈍化修補(passivation)、新元件 結構的發展以及金屬引發側向結晶法(MILC)於非晶矽轉變成複晶矽的應用。 以新式的四氟化碳(CF4)電漿的表面前處理可以在低溫環境下有效地將氟(F)導入複晶矽 中，藉以修補複晶矽薄膜中晶體邊界缺陷，因為矽與氟的強鍵結可以有效的抵擋元件在高溫 及熱載子作用下的劣化，並以此四氟化碳(CF4)電漿的表面前處理方法來研究氟鈍化的機制以 及其對於低溫複晶矽薄膜電晶體的電與物理特性的影響。 另外，本計畫提出兩種複晶矽薄膜電晶體新結構，側壁浮接閘極結構的複晶矽薄膜電晶 體(polysilicon thin film transistor with sidewall floating gate)以及堆疊式浮接閘極結構的垂直結 構複晶矽薄膜電晶體(vertical polysilicon thin film transistor with stacked floating gate)，我們希 望完成的複晶矽薄膜電晶體是具有汲極遠離閘極結構 (offset TFTs)般低的通道關閉漏電流 (off current)與傳統元件般高的通道導通電流(on current)。這是因為具有自我對準輕摻雜汲極/ 源極(self-aligned source/drain with lightly doped drain)與浮接閘極耦合(floating gate coupling) 結構的元件能有效降低汲極端電場並抑制漏電流。另外，低溫(<550℃)鎳金屬引發側向結晶 (MILC)也會應用在高效能元件的製作上。 新式垂直式薄膜電晶體的通道長度是由閘極複晶矽薄膜厚度所決定而不是由微影系統所 決定，此具有浮接閘極結構之垂直式薄膜電晶體的製程方法不需要額外的光罩步驟並且與傳 統複晶矽薄膜電晶體製程相容。
  • Thumbnail Image
    Item type:Item,
    新式結構與高介電常數閘極介電層在複晶矽薄膜電晶體之應用(I)
    (2008)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程學系及電子研究所
    利用複晶矽薄膜電晶體製作畫素元件及週邊驅動電路並將之積體化於大面積玻璃 基板已是未來製作平面主動式陣列液晶顯示器(AMLCD’s)的趨勢。本計畫中我們提出數 種改善複晶矽薄膜電晶體特性的技術，包括以兩種高介電常數材料來取代傳統的二氧化 矽當作複晶矽薄膜電晶體的閘極介電層、整合高介電常數閘極介電層與金屬誘發側向結 晶(MILC)法於複晶矽薄膜電晶體的應用、以及新式結構之互補式金氧半反向器之複晶矽 薄膜電晶體。 以新式的高介電常數材料如二氧化鉿(HfO2)及氧化鐠(Pr2O3)當作複晶矽薄膜電晶 體的閘極介電層，預期可誘發較高的閘極電容密度，以產生大量的載子迅速的填補 複晶矽薄膜中的晶粒邊界缺陷。並以二氧化鉿閘極介電層之複晶矽薄膜電晶體來研 究其相關的可靠度劣化機制以及對於複晶矽薄膜電晶體的電與物理特性的影響。並 從結果當中，獲取進一步改善具高介電常數閘極介電層之複晶矽薄膜電晶體可靠度的方 法。另外，本計畫另提出利用低溫(<550℃)鎳金屬誘發側向結晶(MILC)方式製作高品質 之複晶矽薄膜通道，並搭配高介電常數氧化鐠閘極介電層於複晶矽薄膜電晶體之製作， 預期具有較好晶粒結晶性的複晶矽薄膜能有效的減少晶粒邊界缺陷，能更進一步改善複 晶矽薄膜電晶體的電性，如較低的關閉漏電流與較好的導通特性。 另外，本計畫提出一種新結構之複晶矽薄膜電晶體，具有三維堆疊結構之互補式金 氧半複晶矽薄膜電晶體(3-D stacked CMOS poly-Si TFTs)，利用特殊堆疊結構的方式完成 下層為p 型複晶矽薄膜電晶體及上層為n 型之互補式複晶矽薄膜電晶體，藉由在相同的 矽佔地面積裡整合p 型與n 型之複晶矽薄膜電晶體以完成一個簡單的反向器製作，預期 完成複晶矽薄膜電晶體之反向器電路可省下50 %的矽佔地面積以及較少的內部連接 (interconnection)，因此可提升複晶矽薄膜電晶體製成之電路的整體效能。
  • Thumbnail Image
    Item type:Item,
    新式結構與高介電常數閘極介電層在複晶矽薄膜電晶體之應用(II)
    (2009)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程學系及電子研究所
  • Thumbnail Image
    Item type:Item,
    深次微米CMOS元件之複晶矽介電層與閘極氧化層之技術開發
    (1999)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程系
  • Thumbnail Image
    Item type:Item,
    矽化物超淺接面和接觸孔研發
    (2001)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    電漿處理應用在超大型積體電路上高介電常數閘極絕緣層之研究
    (2003)
    雷添福
    ;
    LEI TAN-FU
    ;
    國立交通大學電子工程研究所
  • Thumbnail Image
    Item type:Item,
    高介電常數奈米微晶粒材料之研究與記憶體元件之製作(I)
    (2005)
    雷添福
    ;
    LEI TAN-FU
    ;
    交通大學電子工程系
    本計畫目的將製作一個最佳特性的非揮發性快閃記憶體，將使用數種材料、不同的 製程方法及結構來製備捕陷電荷層，來取代現今傳統氮化矽 (Si3N4) 材料。再用不同的 寫入/抹除的操作方式，在低電壓下來操作快閃記憶體。以達成電荷捕捉效率佳、有快速 的寫入/抹除速度、大的記憶窗口、儲存資料持久性、以及寫入、清除操作造成的性能退 化少的非揮發性快閃記憶體。 在材料方面，我們將利用高介電常數 (High-?) 的材料如氧化鉿（HfO2）、氧化 鋯（ZrO2）、氧化鑭（ZrO2）和氧化鐠（Pr2O3）等高介電常數材料來製備捕陷電荷層。 利用這類材料擁有大量的捕陷位置，足夠深的捕陷電荷能量深度，來增加電荷的保存能 力，使保存電荷的時間加長，增加電荷捕捉效率來達到大的操作窗口。而利用高介電常 數的優點縮減元件的等效厚度來降低操作電壓，並在未來積體電路的製作上，獲得較高 的元件密度。 在製程方面，我們將提出一種新型捕陷電荷層的結構，利用高介電常數的金屬矽氧 化物材料如矽氧化鉿（HfSixOy）、矽氧化鋯（ZrSixOy）來製作奈米微晶粒，利用快速升 溫退火製程，將可利用相分離的方式使該高介電常數的金屬矽氧化物之薄膜層分離產生 高介電常數的材料的奈米微晶粒被包於氧化矽中。此種結構，電荷在水平移動以及垂直 移動的表現上，將會被牢牢捕陷住使電荷不易移動流失，而使存入資料的持久性的特性 表現的更好。再配合高介電常數材料具有大量的捕陷位置，足夠深的捕陷電荷能量深度 的優點，來增加快閃記憶體大的操作窗口以及電荷保存能力。 在元件操作方面，我們將利用不同的寫入/抹除的操作方式，利用通道熱電子注入的 方法來寫入，相對的，則是用能帶對能帶熱電洞注入來抹除。這兩種方法，該熱電子之 結構是在靠在源極端或在汲極端所產生的，因此可以在源極端或在汲極端來進行寫入/ 抹除的操作，而我們電荷儲存在分離式的儲存點中，因此儲存的電荷之間不會互相作 用，使該穿透氧化層的局部缺陷也不會造成全部電荷的流失，因此儲存方式可以很區域 性，可利用上述之寫入/抹除的操作方式，可使記憶體達到一個單元儲存二個位元的效 果。而能帶對能帶熱電洞注入來抹除的操作方式，也可避免掉利用富勒-諾得漢穿隧的 機制來抹除造成飽和抹除操作的缺點。我們將研究不同寫入/抹除的操作方式對快閃記 憶體的可靠度的影響。 本計畫最終目的為製作一個最佳特性的非揮發性快閃記憶體。將整合數種材料、不 同的製程方法及結構來取代現今傳統氮化矽材料。再使用低電壓的操作方式達到現今低 功率的要求。全面性的探討及應用於CMOS 元件製程上，以達到最佳化之先進製程元件。