瀏覽 的方式: 作者 陳巍仁
顯示 1 到 2 筆資料,總共 2 筆
公開日期 | 標題 | 作者 |
---|---|---|
2016 | 混合信號積體電路之核心設計技術-子計畫二:100 Gbps/400 Gbps 多通道, 高性能串列傳輸接收機 | 陳巍仁 ; 國立交通大學電子工程學系及電子研究所 |
2016 | 面板內嵌感測器之高感度讀取電路設計( II ) | 陳巍仁 ; 國立交通大學電子工程學系及電子研究所 |
公開日期 | 標題 | 作者 |
---|---|---|
2016 | 混合信號積體電路之核心設計技術-子計畫二:100 Gbps/400 Gbps 多通道, 高性能串列傳輸接收機 | 陳巍仁 ; 國立交通大學電子工程學系及電子研究所 |
2016 | 面板內嵌感測器之高感度讀取電路設計( II ) | 陳巍仁 ; 國立交通大學電子工程學系及電子研究所 |