1. 目前位置：

瀏覽 的方式： 作者 Huang, K. -P.

跳到： 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
或是輸入前幾個字：  
顯示 1 到 4 筆資料，總共 4 筆
公開日期標題作者
1-一月-2019First Demonstration of CMOS Inverter and 6T-SRAM Based on GAA CFETs Structure for 3D-IC ApplicationsChang, S. -W.; Sung, P. -J.; Chu, T-Y.; Lu, D. D.; Wang, C. -J.; Lin, N. -C.; Su, C. -J.; Lo, S. -H.; Huang, H. -F.; Li, J. -H.; Huang, M. -K.; Huang, Y. -C.; Huang, S. -T.; Wang, H. -C.; Huang, Y. -J.; Wang, J. -Y.; Yu, L. -W; Huang, Y. -F.; Hsueh, F. -K.; Wu, C. -T.; Ma, W. C. -Y.; Kao, K. -H.; Lee, Y. -J.; Lin, C. -L.; Chuang, R. W.; Huang, K. -P.; Samukawa, S.; Li, Y.; Lee, W. -H.; Chao, T. -S.; Huang, G. -W.; Wu, W. -F.; Li, J. -Y.; Shieh, J. -M.; Yeh, W. -K.; Wang, Y. -H.; 電子物理學系; 電機工程學系; Department of Electrophysics; Department of Electrical and Computer Engineering
1-一月-2017Ge Nanowire FETs with HfZrOx Ferroelectric Gate Stack Exhibiting SS of Sub-60 mV/dec and Biasing Effects on Ferroelectric ReliabilitySu, C. -J.; Hong, T. -C.; Tsou, Y. -C.; Hou, F. -J.; Sung, P. -J.; Yeh, M. -S.; Wan, C. -C.; Kao, K. -H.; Tang, Y. -T.; Chiu, C. -H.; Wang, C. -J.; Chung, S. -T.; You, T. -Y.; Huang, Y. -C.; Wu, C. -T.; Lin, K. -L.; Luo, G. -L.; Huang, K. -P.; Lee, Y. -J.; Chao, T. -S.; Wu, W. -F.; Huang, G. -W.; Shieh, J. -M.; Yeh, W. -K.; Wang, Y. -H.; 電子物理學系; 電子工程學系及電子研究所; Department of Electrophysics; Department of Electronics Engineering and Institute of Electronics
1-一月-2016High Performance Complementary Ge Peaking FinFETs by Room Temperature Neutral Beam Oxidation for Sub-7 nm Technology Node ApplicationsLee, Y. -J.; Hong, T. -C.; Hsueh, F. -K.; Sung, P. J.; Chen, C. -Y.; Chuang, S. -S.; Cho, T. -C.; Noda, S.; Tsou, Y. -C.; Kao, K. -H.; Wu, C. -T.; Yu, T. -Y.; Jian, Y. -L.; Su, C. -J.; Huang, Y. -M.; Huang, W. -H.; Chen, B. -Y.; Chen, M. -C.; Huang, K. -P.; Li, J. -Y.; Chen, M. -J.; Li, Y.; Samukawa, S.; Wu, W. -F.; Huang, G. -W.; Shieh, J. -M.; Tseng, T. -Y.; Chao, T. -S.; Wang, Y. -H.; Yeh, W. -K.; 電子物理學系; 電子工程學系及電子研究所; 電機工程學系; Department of Electrophysics; Department of Electronics Engineering and Institute of Electronics; Department of Electrical and Computer Engineering
1-一月-2018Voltage Transfer Characteristic Matching by Different Nanosheet Layer Numbers of Vertically Stacked Junctionless CMOS Inverter for SoP/3D-ICs applicationsSung, P. -J.; Chang, C. -Y.; Chen, L. -Y.; Kao, K. -H.; Su, C. -J.; Liao, T. -H.; Fang, C. -C.; Wang, C. -J.; Hong, T. -C.; Jao, C. -Y.; Hsu, H. -S.; Luo, S. -X.; Wang, Y. -S.; Huang, H. -F.; Li, J. -H.; Huang, Y. -C.; Hsueh, F. -K.; Wu, C. -T.; Huang, Y. -M.; Hou, F. -J.; Luo, G. -L.; Huang, Y. -C.; Shen, Y. -L.; Ma, W. C. -Y.; Huang, K. -P.; Lin, K. -L.; Samukawa, S.; Li, Y.; Huang, G. -W; Lee, Y. -J.; Li, J. -Y.; Wu, W. -F.; Shieh, J. -M.; Chao, T. -S.; Yeh, W. -K.; Wang, Y. -H.; 電子物理學系; 電機工程學系; Department of Electrophysics; Department of Electrical and Computer Engineering
顯示 1 到 4 筆資料，總共 4 筆