奈米級混合信號式電路技術---子計畫四：奈米級CMOS製程之積體電路靜電放電防護技術

標題:	奈米級混合信號式電路技術---子計畫四：奈米級CMOS製程之積體電路靜電放電防護技術 ESD Protection Techniques for Nanoscale CMOS Integrated Circuits
作者:	柯明道 KER MING-DOU 國立交通大學電子工程學系及電子研究所
公開日期:	2009
官方說明文件#:	NSC98-2221-E009-113-MY2
URI:	http://hdl.handle.net/11536/101773 https://www.grb.gov.tw/search/planDetail?id=1906194&docId=315956
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。